当驱动器使能引脚 DE 为逻辑高电平时，差分输出 A 和 B 遵循数据输入 D 的逻辑状态。D 处的逻辑高电平导致 A 变为高电平，B 变为低电平。在这种情况下，定义为 V_OD = V_A – V_B 的差分输出电压为正。当 D 为低电平时，输出状态反转，B 变高，A 变低，V_OD 是负数。

当 DE 为低电平时，两个输出都变为高阻态。在这种情况下，D 处的逻辑状态是无关紧要的。DE 引脚有一个内部下拉电阻到地；因此，当保持打开状态时，驱动程序默认禁用（高阻抗）。D 引脚有一个内部上拉电阻到 V_CC，因此，当驱动器启用时保持开路时，输出 A 变为高电平，B 变为低电平。

当接收器使能引脚 RE 为逻辑低电平时，接收器被使能。当差分输入电压定义为 V_ID = V_A –V_B 为正并且高于正输入阈值 V_IT+ 时，接收器输出 R 变为高电平。当 V_ID 为负并且低于负输入阈值 V_IT- 时，接收器输出 R 变为低电平。如果 V_ID 介于 V_IT+ 和 V_IT- 之间，则输出是不确定的。

当 RE 为逻辑高电平或保持开路时，接收器输出为高阻抗，V_ID 的幅度和极性无关紧要。当收发器与总线断开（开路）、总线线路短路（短路）或总线未主动驱动（空闲总线）时、接收器输入的内部偏置会导致输出失效防护高电平。