当关断引脚 SHDN 为逻辑高电平时，差分输出 A 和 B 跟随数据输入 D 的逻辑状态。当 D 为低电平时，输出状态反转，B 变为高电平，A 变为低电平，V_OD 是负数。D 处的逻辑高电平导致一段时间内 A 变为高电平，B 变为低电平。在这种情况下，在 t_{device-auto-dir} 时间段内通过 V_OD = V_A – V_B 公式计算的差分输出电压为正。在这之后，驱动器关闭、接收器启用。通过将 SHDN 和 RE 引脚连接到逻辑高电平并使用数据输入引脚 D 控制驱动器和接收器、该器件可用于自动方向模式。这可以减少操作器件所需的 GPIO 引脚或隔离通道的数量。有关更多详细信息，请参阅表 8-1和表 8-2。

当 SHDN 为低电平时，驱动器和接收器均关闭，该器件处于关断模式。在这种情况下，与 D 处的逻辑状态无关。SHDN 引脚有一个内部上拉电阻接 VCC。因此，当处于开路时，驱动器的状态取决于 D 引脚的状态。D 引脚有一个内部上拉电阻接 V_CC。因此，当驱动器在 t_{device-auto-dir} 时间段启用时，在禁用前保持开路。

当接收器使能引脚 RE 为逻辑低电平时，接收器被启用。当差分输入电压（定义为 V_ID = V_A –V_B）为正并且高于正输入阈值 V_IT+ 时，接收器输出 R 变为高电平。当 V_ID 为负并且低于负输入阈值 V_IT- 时，接收器输出 R 变为低电平。如果 V_ID 介于 V_IT+ 和 V_IT- 之间，则输出是不确定的。

当 RE 为逻辑高电平或保持开路且 D 输入为逻辑低电平时，接收器输出为高阻抗，并且与 V_ID 的幅度和极性无关。当收发器与总线断开（开路）、总线线路短路（短路）或未对总线进行有源驱动（空闲总线）时，接收器输入的内部偏置会导致输出失效防护高电平。

当 RE 为逻辑高电平或保持开路并且 D 输入从逻辑低电平切换到逻辑高电平时，接收器输出在 t_{device-auto-dir} 的持续时间内为高阻抗。在 t_{device-auto-dir} 时间段之后，接收器将打开，并根据差动总线输入电压输出逻辑高电平或低电平。