ZHCSQ59B May 2024 – October 2024 THVD2410V-EP , THVD2450V-EP , THVD2452V-EP
PRODUCTION DATA
| 名称 | 引脚编号 | 类型 | 说明 | |
|---|---|---|---|---|
| DRC | D | |||
| VIO | 1 | 1 | 逻辑电源 | 用于逻辑 I/O 信号 R、RE、D、DE 和 SLR 的 1.65V 至 5.5V 电源 |
| R | 2 | 2 | 数字输出 | 接收数据输出 |
| DE | 3 | 4 | 数字输入 | 驱动器使能输入；集成下拉电阻 |
| RE | 4 | 3 | 数字输入 | 接收器使能输入； 集成上拉电阻 |
| D | 5 | 5 | 数字输入 | 传输数据输入； 集成上拉电阻 |
| GND | 6 | 6 | 基准电位 | 本地器件接地 |
| SLR | 7 | 8 | 数字输入 | 压摆率选择；集成下拉电阻。对于 THVD2410V-EP：低电平 = 1Mbps，高电平 = 250kbps。如果 SLR 悬空，则默认为 1Mbps。对于 THVD2450V-EP 和 THVD2452V-EP：低电平 = 50Mbps，高电平 = 20Mbps。如果悬空，则默认为 50Mbps。 |
| A | 8 | 12 | 总线输入 | 总线 I/O（半双工），总线输入（全双工） |
| B | 9 | 11 | 总线输入 | 总线 I/O（半双工），总线输入（全双工） |
| VCC | 10 | 14 | 总线电源 | 用于收发器的 3V 至 5.5V 电源 |
| Y | - | 9 | 总线输出 | 总线输出，Y |
| Z | - | 10 | 总线输出 | 总线输出，Z |
| NC | - | 7、13 | 无连接引脚。未在内部进行连接 | |