ZHCSIL7A July 2018 – November 2018 TL431LI , TL432LI
PRODUCTION DATA.
为了使 TL43xLI 能够正常地用作比较器，逻辑输出必须可供逻辑接收器件读取。这是通过了解输入高低电平阈值电压电平（通常表示为 VIH 和d VIL）来实现的。
如Figure 21 中所示，TL43xLI 在开环/比较器模式下的输出低电平电压为大约 2V，这通常已经足够支持 5V 的供应逻辑。但却无法支持 3.3V 和 1.8V 的供应逻辑。为了适应这种情况，可以在输出端连接一个电阻分压器，以将输出电压衰减到方便低电压逻辑接收器件读取的电压。
TL43xLI 的输出高电压等于 VSUP，因为 TL43xLI 处于集电极开路状态。如果 VSUP 远高于接收逻辑的最大输入电压容差，则必须对输出进行衰减，以确保输出逻辑的稳定性。
当在输出端上使用电阻分压器时，务必要使电阻分压器（Figure 20 中的 R1 和 R2）的和远高于 RSUP，以免影响 TL43xLI 在关闭时将电压拉近至 VSUP 的能力。