ZHCS949C June 2012 – January 2024 TLC59283
PRODUCTION DATA
4 引脚配置
图 4-1 DBQ 封装SSOP-24 和 QSOP-24（顶视图）
图 4-2 RGE 封装QFN-24（顶视图）注：散热焊盘未在内部连接到 GND。散热焊盘必须通过印刷电路板 (PCB) 模式连接至 GND。
表 4-1 引脚功能
| 引脚 | I/O | 说明 | ||
|---|---|---|---|---|
| 名称 | 编号 | |||
| DBQ | RGE | |||
| 空白 | 21 | 18 | I | 所有输出均为空（空白）；施密特缓冲器输入。当 BLANK 为高电平时，所有恒流输出（OUT0 至 OUT15）均被强制关闭，并且所有预充电 FET 均导通。当 BLANK 为低电平时，所有恒流输出均由输出开关数据锁存器中的数据控制，并且所有预充电 FET 均关断。该引脚在内部通过 500kΩ（典型值）电阻上拉至 VCC。 |
| GND | 1 | 22 | — | 电源地 |
| IREF | 23 | 20 | I/O | 恒流值设置，通过在 IREF 和 GND 之间连接一个外部电阻器，可将 OUT0 至 OUT15 恒定灌电流输出设置为所需的值。 |
| LAT | 4 | 1 | I | 电平触发锁存器；施密特缓冲器输入。当 LAT 为高电平时，16 位移位寄存器中的数据继续传输到输出开关数据锁存器。因此，如果在 LAT 为高电平时改变 16 位移位寄存器中的数据，数据锁存器中的数据也会改变。当 LAT 为低电平时，数据锁存器中的数据将保持不变。该引脚在内部通过 500kΩ（典型值）电阻下拉至 GND。 |
| OUT0 | 5 | 2 | O | 恒流输出。每个输出都可与其他输出连接在一起，以增加恒定电流。可以向每个输出施加不同的电压。 |
| OUT1 | 6 | 3 | O | 恒流输出 |
| OUT2 | 7 | 4 | O | 恒流输出 |
| OUT3 | 8 | 5 | O | 恒流输出 |
| OUT4 | 9 | 6 | O | 恒流输出 |
| OUT5 | 10 | 7 | O | 恒流输出 |
| OUT6 | 11 | 8 | O | 恒流输出 |
| OUT7 | 12 | 9 | O | 恒流输出 |
| OUT8 | 13 | 10 | O | 恒流输出 |
| OUT9 | 14 | 11 | O | 恒流输出 |
| OUT10 | 15 | 12 | O | 恒流输出 |
| OUT11 | 16 | 13 | O | 恒流输出 |
| OUT12 | 17 | 14 | O | 恒流输出 |
| OUT13 | 18 | 15 | O | 恒流输出 |
| OUT14 | 19 | 16 | O | 恒流输出 |
| OUT15 | 20 | 17 | O | 恒流输出 |
| SCLK | 3 | 24 | I | 串行数据移位时钟；施密特缓冲器输入。 16 位移位寄存器中的所有数据均通过 1 位 SCLK 同步向 MSB 移位。 |
| SIN | 2 | 23 | I | 用于驱动器开关控制的串行数据输入；施密特缓冲器输入。 当 SIN 为高电平时，LSB 仅在一个 SCLK 输入上升沿设置为“1”。如果在 SIN 为高电平的情况下输入两个 SCLK 上升沿，则 16 位移位寄存器 LSB 和 LSB+1 都将设置为“1”。当 SIN 为低电平时，LSB 会在 SCLK 输入上升沿设置为“0”。 |
| SOUT | 22 | 19 | O | 串行数据输出。该输出连接到 16 位移位寄存器 MSB。SOUT 数据在 SCLK 上升沿发生变化。 |
| VCC | 24 | 21 | — | 电源电压 |