ZHCSRJ6D June   2010  – October 2024 TLV320AIC3104-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 Device Comparison
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  Electrical Characteristics
    6. 6.6  Switching Characteristics I2S/LJF/RJF Timing in Master Mode
    7. 6.7  Switching Characteristics I2S/LJF/RJF Timing in Slave Mode
    8. 6.8  Switching Characteristics DSP Timing in Master Mode
    9. 6.9  Switching Characteristics DSP Timing in Slave Mode
    10. 6.10 Typical Characteristics
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1  Audio Data Converters
      2. 7.3.2  Stereo Audio ADC
        1. 7.3.2.1 Stereo Audio ADC High-Pass Filter
      3. 7.3.3  Automatic Gain Control (AGC)
      4. 7.3.4  Stereo Audio DAC
      5. 7.3.5  Digital Audio Processing for Playback
      6. 7.3.6  Digital Interpolation Filter
      7. 7.3.7  Delta-Sigma Audio DAC
      8. 7.3.8  Audio DAC Digital Volume Control
      9. 7.3.9  Analog Output Common-mode Adjustment
      10. 7.3.10 Audio DAC Power Control
      11. 7.3.11 Audio Analog Inputs
      12. 7.3.12 Analog Input Bypass Path Functionality
      13. 7.3.13 ADC PGA Signal Bypass Path Functionality
      14. 7.3.14 Input Impedance and VCM Control
      15. 7.3.15 MICBIAS Generation
      16. 7.3.16 Analog Fully Differential Line Output Drivers
      17. 7.3.17 Analog High-Power Output Drivers
      18. 7.3.18 Short-Circuit Output Protection
      19. 7.3.19 Jack and Headset Detection
    4. 7.4 Device Functional Modes
      1. 7.4.1 Digital Audio Processing for Record Path
      2. 7.4.2 Increasing DAC Dynamic Range
      3. 7.4.3 Passive Analog Bypass During Power Down
      4. 7.4.4 Hardware Reset
    5. 7.5 Programming
      1. 7.5.1  Digital Control Serial Interface
      2. 7.5.2  I2C Control Interface
      3. 7.5.3  I2C Bus Debug in a Glitched System
      4. 7.5.4  Digital Audio Data Serial Interface
      5. 7.5.5  Right-Justified Mode
      6. 7.5.6  Left-Justified Mode
      7. 7.5.7  I2S Mode
      8. 7.5.8  DSP Mode
      9. 7.5.9  TDM Data Transfer
      10. 7.5.10 Audio Clock Generation
  9. 8 Register Maps
    1. 8.1 Output Stage Volume Controls
  10. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Applications
      1. 9.2.1 External Speaker Driver in Infotainment and Cluster Applications
        1. 9.2.1.1 Design Requirements
        2. 9.2.1.2 Detailed Design Procedure
        3. 9.2.1.3 Application Curves
      2. 9.2.2 External Speaker Amplifier With Separate Line Outputs
        1. 9.2.2.1 Design Requirements
        2. 9.2.2.2 Detailed Design Procedure
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
      2. 9.4.2 Layout Example
  11. 10Device and Documentation Support
    1. 10.1 Device Support
      1. 10.1.1 Device Nomenclature
    2. 10.2 Documentation Support
      1. 10.2.1 Related Documentation
    3. 10.3 Receiving Notification of Documentation Updates
    4. 10.4 Community Resources
    5. 10.5 Trademarks
    6. 10.6 静电放电警告
  12. 11Revision History
  13. 12Mechanical, Packaging, and Orderable Information

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

3 说明

TLV320AIC3104-Q1 是一款低功耗立体声音频编解码器，具有立体声耳机放大器以及在单端或全差分配置下可编程的多个输入和输出。该器件包括基于寄存器的全面电源控制，可实现立体声 48kHz DAC 回放，在 3.3V 模拟电源下的功耗低至 14mW，因此非常适合汽车音频应用中的仪表组和音响主机系统。

TLV320AIC3104-Q1 的录音路径包含集成式麦克风偏置、数控立体声麦克风前置放大器和自动增益控制 (AGC)，并在多个模拟输入中提供混频器/多路复用器功能。在录音过程中可使用可编程滤波器，滤除在嘈杂和不可预测的环境中（例如激活紧急呼叫系统时）可能产生的可闻噪声。回放路径包括混频器/多路复用器功能（从立体声 DAC 和所选输入，经可编程音量控制至各种输出）。

TLV320AIC3104-Q1 包含四个高功率输出驱动器以及两个全差分输出驱动器。高功率输出驱动器可驱动各种负载配置，例如，使用交流耦合电容器时，最多四个通道的单端 16Ω 耳机；或使用无电容器输出配置时的立体声 16Ω 耳机。这些参数使 TLV320AIC3104-Q1 能够在信息娱乐系统与仪表组领域的各种音频应用中充当 MCU 和扬声器放大器（例如 TPA3111D1-Q1）之间的接口。

立体声音频 DAC 支持从 8kHz 到 96kHz 的采样率，在 DAC 路径中包括可编程数字滤波，用于 32kHz、44.1kHz 和 48kHz 采样率下的 3D、低音、高音、中音效果、扬声器均衡和去加重功能。立体声音频 ADC 支持 8kHz 至 96kHz 采样率，前面是可编程增益放大器 (PGA) 或自动增益控制 (AGC) 电路，提供高达 59.5dB 的模拟增益，用于低电平麦克风输入。TLV320AIC3104-Q1 提供超高的启动 (8ms–1,408ms) 和衰减 (0.05s–22.4s) 编程范围。扩展的 AGC 范围可针对许多类型的应用对 AGC 进行微调。

如果不需要处理模拟或数字信号，可将器件置于特殊的模拟信号直通模式。此模式可显著降低功耗，因为在此直通操作期间，器件的大部分会断电。

串行控制总线支持 I2C 协议，而串行音频数据总线可针对 I2S、左右平衡、DSP 或 TDM 模式进行编程。包括一个用于生成灵活时钟的高度可编程 PLL，并支持从 512kHz 到 50MHz 的各种可用 MCLK 的所有标准音频速率，特别关注最流行的 12MHz、13MHz、16MHz、19.2MHz 和 19.68MHz 系统时钟的情况。

TLV320AIC3104-Q1 由 2.7V 至 3.6V 的模拟电源、1.525V 至 1.95V 的数字内核电源以及 1.1V 至 3.6V 的数字 I/O 电源供电

器件信息
器件型号 封装(1) 封装尺寸(2)
TLV320AIC3104-Q1 VQFN (32) 5.00mm × 5.00mm
(1) 如需了解所有可用封装，请参阅数据表末尾的可订购米6体育平台手机版_好二三四附录。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
TLV320AIC3104-Q1 简图简图
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |