ZHCSRS8E February 2023 – April 2024 TLV709
PRODUCTION DATA
压降电压 (VDO) 在额定输出电流 (IRATED) 下被定义为 VIN – VOUT,在这种情形下,导通晶体管完全导通。VIN 是输入电压、VOUT 是输出电压、IRATED 是 建议运行条件 表中列出的最大 IOUT。器件在压降模式下运行时,导通晶体管处于欧姆区域或三极管区域并充当开关。压降电压间接指定了一个最小输入电压,该电压大于输出电压预计保持稳定的标称编程输出电压。如果输入电压降至低于维持输出调节所需的值,输出电压也会下降。
对于 CMOS 稳压器,压降电压由导通晶体管的漏源导通状态电阻 (RDS(ON)) 决定。因此,如果线性稳压器的工作电流小于额定电流,该电流的压降电压会相应地变化。使用方程式 1 计算器件的 RDS(ON)。