ZHCSUB4 May 2024 TLV771
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
压降电压 (VDO) 定义为额定输出电流 (IRATED) 下的 VIN – VOUT 之差,此时,导通晶体管完全导通。VIN 是输入电压、VOUT 是输出电压、IRATED 是 建议运行条件 表中列出的最大 IOUT。在该运行点,导通晶体管驱动为完全导通。压降电压间接指定了一个最小输入电压,该电压大于输出电压预计保持稳定的标称编程输出电压。如果输入电压降至低于标称输出调节,输出电压也会下降。
对于 CMOS 稳压器,压降电压由导通晶体管的漏源导通状态电阻 (RDS(ON)) 决定。因此,如果线性稳压器的工作电流小于额定电流,该电流的压降电压会相应地变化。以下公式用于计算器件的 RDS(ON)。