ZHCSUB4 May   2024 TLV771

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 典型特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 压降电压
      2. 6.3.2 有源放电
      3. 6.3.3 折返电流限制
      4. 6.3.4 热关断
    4. 6.4 器件功能模式
      1. 6.4.1 正常运行
      2. 6.4.2 压降运行
      3. 6.4.3 禁用
  8. 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 建议的电容器类型
      2. 7.1.2 输入和输出电容器要求
    2. 7.2 典型应用
      1. 7.2.1 应用
      2. 7.2.2 设计要求
      3. 7.2.3 详细设计过程
      4. 7.2.4 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
      2. 8.1.2 器件命名规则
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • DBV|5
  • DQN|4
散热焊盘机械数据 (封装 | 引脚)
订购信息

压降电压

压降电压 (VDO) 定义为额定输出电流 (IRATED) 下的 VIN – VOUT 之差,此时,导通晶体管完全导通。VIN 是输入电压、VOUT 是输出电压、IRATED建议运行条件 表中列出的最大 IOUT。在该运行点,导通晶体管驱动为完全导通。压降电压间接指定了一个最小输入电压,该电压大于输出电压预计保持稳定的标称编程输出电压。如果输入电压降至低于标称输出调节,输出电压也会下降。

对于 CMOS 稳压器,压降电压由导通晶体管的漏源导通状态电阻 (RDS(ON)) 决定。因此,如果线性稳压器的工作电流小于额定电流,该电流的压降电压会相应地变化。以下公式用于计算器件的 RDS(ON)

方程式 1. TLV771