发起传输的器件被称为控制器，而受控制器控制的器件为目标。总线必须由一个控制器件控制，以生成串行时钟 (SCL)，控制总线访问并生成启动和停止条件。

为了寻址一个特定的器件，要在 SCL 引脚为高电平时将数据线 (SDA) 的逻辑电平从高拉为低，以启动一个启动条件。总线上的所有目标器件在时钟的上升沿移入目标地址字节，最后一位表明希望进行的是读取还是写入操作。在第九个时钟脉冲期间，被寻址的目标器件会生成一个确认位并将 SDA 引脚下拉为低电平，对控制器做出响应。

然后数据传输被发起并且发出超过 8 个时钟脉冲，随后是一个确认位。在数据传输期间，SCL 引脚为高电平时 SDA 引脚必须保持稳定，这是因为 SCL 引脚为高电平时，SDA 引脚的任何变化都会被认为是启动或停止信号。

当所有数据的传输均已完成后，控制器会在 SCL 引脚为高电平时将 SDA 引脚从低拉为高，生成一个停止条件。