ZHCSR23A september 2022 – may 2023 TMP1827
PRODUCTION DATA
主机读取是一种方法,通过该方法,主机从器件获取数据或获取用于数据完整性检查的 CRC。主机读取从主机将数据线驱动为低电平开始,如图 9-11 所示。当器件检测到下降沿时,器件可以在时间 tRL 之前将线路驱动为低电平。经过 tRL(MIN) 时间后,主机可以直接释放总线控制权。如果器件打算发送逻辑“1”,则在经过 tRL(MAX) 时间之前释放总线控制权。如果器件打算发送逻辑“0”,则在经过 tSLOT(MIN) 时间之后释放总线控制权。主机必须在时间 tRWAIT 之后对线路采样,持续时间为 tMSW。主机必须将上拉电阻和总线电容引起的上升时间考虑在内,确定主机对器件发送的位级别进行采样或驱动下一个读取位时隙的采样窗口。