ZHCSR23A september 2022 – may 2023 TMP1827
PRODUCTION DATA
在合并的 IO 和电阻器地址模式中,IO0 和 IO1 引脚与 ADDR 引脚和接地之间连接的电阻器一起使用。图 9-7 展示了 8 位地址,从连接的电阻器解码低 4 位地址,然后从 IO0 和 IO1 引脚(连接到 VDD/SDQ 以实现逻辑“1”,或连接到 GND 以实现逻辑“0”)解码 2 位地址,该地址叠加在短地址寄存器的内容上。TI 建议在 IO 和 VDD/SDQ 之间放置一个 20KΩ 电阻器,防止在输出模式下 IO 引脚意外设置为零时发生电源瞬间中断。
在将 FLEX_ADDR_MODE 设置为“00b”之后,主机必须将器件配置 2 寄存器中的位设置为“11b”,从而使器件能够对 ADDR 引脚进行采样,以便识别连接的电阻器,然后对 IO0 和 IO1 进行采样以配置短地址。如果非易失性存储器中的位字段值已更新,则器件应自动锁存引脚,运行电阻解码器,然后在上电时更新短地址寄存器中的值。
主机控制器必须将器件置于关断模式,并使总线空闲 tRESDET,以便器件对电阻器地址进行解码。
当应用需要在单个 PCB 上放置多达 64 个器件时,此模式很有用,因为它允许使用 IO 和电阻器解码的组合方法轻松扩展,同时使 IO2 和 IO3 能够用作通用输入和输出引脚。因为没有任何两个器件具有相同的短地址,所以此模式也可用于位置识别。