米6体育平台手机版

ZHCSR23A september 2022 – may 2023 TMP1827

PRODUCTION DATA

封装选项

机械数据 (封装 | 引脚)

NGR|8
- MPDS404A

散热焊盘机械数据 (封装 | 引脚)

NGR|8
- QFND688B

订购信息

10.2.1.2 详细设计过程

为了减少导线数，TMP1827 的总线供电模式是主要运行模式。器件的 V_DD 引脚必须连接到 GND，器件的 SDQ 引脚必须通过上拉电阻连接到主机 GPIO。

要计算上拉电阻范围，请将 V_PUR、V_OL(MAX)、V_IH(MIN) 和 I_PU(MIN) 的值代入方程式 2，其中 V_PUR > 2.0V。

方程式 3.

\frac{(5.0 - 0.4)}{4 \times 10^{- 3}} < R_{P U R} < \frac{(5.0 - 4.0)}{300 \times 10^{- 6}}

方程式 4.

1.15 k Ω < R_{P U R} < 3.33 k Ω

然后，可以根据通信速度和总线或电缆寄生电容来调整上拉电阻的实际值。

当激活 V_DD 时，TMP1827 通过上拉电阻汲取电流，为其内部电容器充电。当内部电容器充电至上拉电压时，主机可以开始通信。当主机将其 GPIO 置于高阻抗状态时，总线空闲状态为高电平，由上拉电阻维持此状态。

当 SDQ 引脚为低电平时，TMP1827 使用存储的电荷运行，并测量低电平周期以解码主机发送的总线复位、逻辑高电平和逻辑低电平。同样，当主机从 TMP1827 读取数据时，它会将总线的状态从高电平变为低电平，并释放总线。根据器件必须发送逻辑低电平还是逻辑高电平，器件应将总线保持在低电平或立即释放总线。