发起一个数据传输的器件被称为一个主器件，而受主控器件控制的器件为从器件。总线必须由一个生成串行时钟 (SCL)、控制总线访问、并生成启动和停止条件的主器件控制。

为了对一个特定的器件寻址，要在 SCL 为高电平时将数据线 (SDA) 的逻辑电平从高拉为低，以发送一个开始条件。总线上的所有从器件移入从器件地址字节，最后一位表明希望进行读取还是写入操作。在第九个时钟脉冲期间，通过生成一个确认位并将 SDA 下拉为低电平，被寻址的从器件对主器件做出响应。

随后会发起数据传输并发送 8 个时钟脉冲，后跟一个确认位。在数据传输期间，SDA 必须保持稳定，同时 SCL 为高电平，这是因为在 SCL 为高电平时，SDA 中的任何变化会被认为是一个控制信号。

当所有数据的传输均已完成后，主器件会在 SCL 为高电平时将 SDA 从低拉为高，生成一个停止条件。