发起传输的器件被称为控制器，而受控制器控制的器件为目标。总线必须由一个控制器件控制，以生成串行时钟 (SCL)，控制总线访问并生成启动和停止条件。

为了寻址一个特定的器件，要在 SCL 为高电平时将数据线路 (SDA) 的逻辑电平从高拉为低，以启动一个启动条件。总线上的所有目标器件移入目标器件地址字节；最后一位表明随后进行读取还是写入操作。在第九个时钟脉冲期间，被寻址的目标器件会生成一个确认位并将 SDA 下拉为低电平，对控制器做出响应。

随后会发起数据传输并发送 8 个时钟脉冲，后跟一个确认位。在数据传输期间，SDA 必须保持稳定，同时 SCL 为高电平，这是因为在 SCL 为高电平时，SDA 中的任何变化会被认为是开始或停止信号。

传输完所有数据后，控制器会生成一个停止条件，这个停止条件通过在 SCL 为高电平时将 SDA 电平从低拉为高来表示。