ZHCSR52B October 2022 – November 2023 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
图 6-46 展示了在下列假设下两个 SOC 的 ADC 转换时序:
表 6-22 列出了 ADC 时序参数的说明。表 6-23 列出了 ADC 时序。
参数 | 说明 |
---|---|
tSH | S+H 窗口的持续时间。 |
在该窗口结束时,S+H 电容器上的值则变为待转换成数字值的电压。持续时间由 (ACQPS + 1) 个 SYSCLK 周期计算得出。ACQPS 可以为每个 SOC 单独配置,因此对于不同的 SOC,tSH 不一定相同。 | |
注意:无论器件时钟设置如何,S+H 电容器上的值均在 S+H 窗口结束前大约 5ns 时被采集。 | |
tLAT | 从 S+H 窗口结束到 ADC 结果锁存到 ADCRESULTx 寄存器的时间。 |
如果在此时间之前读取 ADCRESULTx 寄存器,返回的是之前的转换结果。 | |
tEOC | 从 S+H 窗口结束到下一个 ADC 转换的 S+H 窗口可以开始的时间。后续采样可以在锁存转换结果之前开始。 |
tINT | 从 S+H 窗口结束到设置 ADCINT 标志(如果已配置)的时间。 |
如果 ADCCTL1 寄存器中的 INTPULSEPOS 位被置位,tINT 将与转换结束 (EOC) 信号相一致。 | |
如果 INTPULSEPOS 位为 0,tINT 将与 S+H 窗口的结束相一致。如果 tINT 触发读取 ADC 结果寄存器(通过触发读取结果的 ISR 来读取),必须注意确保读取发生在结果锁存之后(否则,读取的是之前的结果)。 | |
如果 INTPULSEPOS 位为 0,并且 ADCINTCYCLE 寄存器中的 OFFSET 字段不为 0,则在设置 ADCINT 标志之前会有 OFFSET SYSCLK 周期的延迟。此延迟可用于在采样准备就绪时进入 ISR。 |
ADCCLK 预分频 | SYSCLK 周期 | ||||
---|---|---|---|---|---|
ADCCTL2 预分频 |
预分频比 | tEOC | tLAT | tINT (Early)(1) |
tINT (Late) |
0 | 1 | 11 | 13 | 0 | 11 |
2 | 2 | 21 | 23 | 0 | 21 |
4 | 3 | 31 | 34 | 0 | 31 |
6 | 4 | 41 | 44 | 0 | 41 |
8 | 5 | 51 | 55 | 0 | 51 |
10 | 6 | 61 | 65 | 0 | 61 |
12 | 7 | 71 | 76 | 0 | 71 |
14 | 8 | 81 | 86 | 0 | 81 |