ZHCSR52B October   2022  – November 2023 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
    1. 4.1 相关米6体育平台手机版_好二三四
  6. 5 引脚配置和功能
    1. 5.1 引脚图
    2. 5.2 引脚属性
    3. 5.3 信号说明
      1. 5.3.1 模拟信号
      2. 5.3.2 数字信号
      3. 5.3.3 电源和接地
      4. 5.3.4 测试、JTAG 和复位
    4. 5.4 引脚复用
      1. 5.4.1 GPIO 多路复用引脚
        1. 5.4.1.1 GPIO 多路复用引脚
      2. 5.4.2 ADC 引脚上的数字输入 (AIO)
      3. 5.4.3 ADC 引脚上的数字输入和输出 (AGPIO)
      4. 5.4.4 GPIO 输入 X-BAR
      5. 5.4.5 GPIO 输出 X-BAR 和 ePWM X-BAR
    5. 5.5 GPIO 和 ADC 分配
    6. 5.6 带有内部上拉和下拉的引脚
    7. 5.7 未使用引脚的连接
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  功耗摘要
      1. 6.4.1 系统电流消耗 - 启用 VREG - 内部电源
      2. 6.4.2 系统电流消耗 - 禁用 VREG - 外部电源
      3. 6.4.3 工作模式测试说明
      4. 6.4.4 电流消耗图
      5. 6.4.5 减少电流消耗
        1. 6.4.5.1 每个禁用外设的典型电流降低
    5. 6.5  电气特性
    6. 6.6  PM 封装的热阻特性
    7. 6.7  PT 封装的热阻特性
    8. 6.8  RGZ 封装的热阻特性
    9. 6.9  RHB 封装的热阻特性
    10. 6.10 散热设计注意事项
    11. 6.11 系统
      1. 6.11.1  电源管理模块 (PMM)
        1. 6.11.1.1 引言
        2. 6.11.1.2 概述
          1. 6.11.1.2.1 电源轨监视器
            1. 6.11.1.2.1.1 I/O POR（上电复位）监视器
            2. 6.11.1.2.1.2 I/O BOR（欠压复位）监视器
            3. 6.11.1.2.1.3 VDD POR（上电复位）监视器
          2. 6.11.1.2.2 外部监控器使用情况
          3. 6.11.1.2.3 延迟块
          4. 6.11.1.2.4 内部 1.2V LDO 稳压器 (VREG)
          5. 6.11.1.2.5 VREGENZ
        3. 6.11.1.3 外部元件
          1. 6.11.1.3.1 去耦电容器
            1. 6.11.1.3.1.1 VDDIO 去耦
            2. 6.11.1.3.1.2 VDD 去耦
        4. 6.11.1.4 电源时序
          1. 6.11.1.4.1 电源引脚联动
          2. 6.11.1.4.2 信号引脚电源序列
          3. 6.11.1.4.3 电源引脚电源序列
            1. 6.11.1.4.3.1 外部 VREG/VDD 模式序列
            2. 6.11.1.4.3.2 内部 VREG/VDD 模式序列
            3. 6.11.1.4.3.3 电源时序摘要和违规影响
            4. 6.11.1.4.3.4 电源压摆率
        5. 6.11.1.5 建议运行条件对 PMM 的适用性
        6. 6.11.1.6 电源管理模块电气数据和时序
          1. 6.11.1.6.1 电源管理模块运行条件
          2. 6.11.1.6.2 电源管理模块特征
          3.        电源电压
      2. 6.11.2  复位时序
        1. 6.11.2.1 复位源
        2. 6.11.2.2 复位电气数据和时序
          1. 6.11.2.2.1 复位 - XRSn - 时序要求
          2. 6.11.2.2.2 复位 - XRSn - 开关特性
          3. 6.11.2.2.3 复位时序图
      3. 6.11.3  时钟规范
        1. 6.11.3.1 时钟源
        2. 6.11.3.2 时钟频率、要求和特性
          1. 6.11.3.2.1 输入时钟频率和时序要求，PLL 锁定时间
            1. 6.11.3.2.1.1 输入时钟频率
            2. 6.11.3.2.1.2 XTAL 振荡器特征
            3. 6.11.3.2.1.3 使用外部时钟源（非晶体）时的 X1 输入电平特性
            4. 6.11.3.2.1.4 X1 时序要求
            5. 6.11.3.2.1.5 AUXCLKIN 时序要求
            6. 6.11.3.2.1.6 APLL 特性
            7. 6.11.3.2.1.7 XCLKOUT 开关特性 - 旁路或启用 PLL
            8. 6.11.3.2.1.8 内部时钟频率
        3. 6.11.3.3 输入时钟和 PLL
        4. 6.11.3.4 XTAL 振荡器
          1. 6.11.3.4.1 引言
          2. 6.11.3.4.2 概述
            1. 6.11.3.4.2.1 电子振荡器
              1. 6.11.3.4.2.1.1 运行模式
                1. 6.11.3.4.2.1.1.1 晶体的工作模式
                2. 6.11.3.4.2.1.1.2 单端工作模式
              2. 6.11.3.4.2.1.2 XCLKOUT 上的 XTAL 输出
            2. 6.11.3.4.2.2 石英晶体
            3. 6.11.3.4.2.3 GPIO 工作模式
          3. 6.11.3.4.3 正常运行
            1. 6.11.3.4.3.1 ESR – 有效串联电阻
            2. 6.11.3.4.3.2 Rneg - 负电阻
            3. 6.11.3.4.3.3 启动时间
              1. 6.11.3.4.3.3.1 X1/X2 前提条件
            4. 6.11.3.4.3.4 DL – 驱动电平
          4. 6.11.3.4.4 如何选择晶体
          5. 6.11.3.4.5 测试
          6. 6.11.3.4.6 常见问题和调试提示
          7. 6.11.3.4.7 晶体振荡器规格
            1. 6.11.3.4.7.1 晶体振荡器参数
            2. 6.11.3.4.7.2 晶振等效串联电阻 (ESR) 要求
            3. 6.11.3.4.7.3 晶体振荡器电气特性
        5. 6.11.3.5 内部振荡器
          1. 6.11.3.5.1 INTOSC 特性
          2. 6.11.3.5.2 INTOSC2 与外部精密电阻 (ExtR) 搭配使用
      4. 6.11.4  闪存参数
        1. 6.11.4.1 闪存参数 
      5. 6.11.5  RAM 规格
      6. 6.11.6  ROM 规格
      7. 6.11.7  仿真/JTAG
        1. 6.11.7.1 JTAG 电气数据和时序
          1. 6.11.7.1.1 JTAG 时序要求
          2. 6.11.7.1.2 JTAG 开关特征
          3. 6.11.7.1.3 JTAG 时序图
        2. 6.11.7.2 cJTAG 电气数据和时序
          1. 6.11.7.2.1 cJTAG 时序要求
          2. 6.11.7.2.2 cJTAG 开关特性
          3. 6.11.7.2.3 cJTAG 时序图
      8. 6.11.8  GPIO 电气数据和时序
        1. 6.11.8.1 GPIO - 输出时序
          1. 6.11.8.1.1 通用输出开关特征
          2. 6.11.8.1.2 通用输出时序图
        2. 6.11.8.2 GPIO - 输入时序
          1. 6.11.8.2.1 通用输入时序要求
          2. 6.11.8.2.2 采样模式
        3. 6.11.8.3 输入信号的采样窗口宽度
      9. 6.11.9  中断
        1. 6.11.9.1 外部中断 (XINT) 电气数据和时序
          1. 6.11.9.1.1 外部中断时序要求
          2. 6.11.9.1.2 外部中断开关特性
          3. 6.11.9.1.3 外部中断时序
      10. 6.11.10 低功率模式
        1. 6.11.10.1 时钟门控低功耗模式
        2. 6.11.10.2 低功耗模式唤醒时序
          1. 6.11.10.2.1 空闲模式时序要求
          2. 6.11.10.2.2 空闲模式开关特性
          3. 6.11.10.2.3 空闲进入和退出时序图
          4. 6.11.10.2.4 待机模式时序要求
          5. 6.11.10.2.5 待机模式开关特征
          6. 6.11.10.2.6 待机模式进入和退出时序图
          7. 6.11.10.2.7 停机模式时序要求
          8. 6.11.10.2.8 停机模式开关特征
          9. 6.11.10.2.9 停机模式进入和退出时序图
    12. 6.12 模拟外设
      1. 6.12.1 模拟引脚和内部连接
      2. 6.12.2 模拟信号说明
      3. 6.12.3 模数转换器 (ADC)
        1. 6.12.3.1 ADC 可配置性
          1. 6.12.3.1.1 信号模式
        2. 6.12.3.2 ADC 电气数据和时序
          1. 6.12.3.2.1 ADC 运行条件
          2. 6.12.3.2.2 ADC 特性
          3. 6.12.3.2.3 每个引脚的 ADC 性能
          4. 6.12.3.2.4 ADC 输入模型
          5. 6.12.3.2.5 ADC 时序图
      4. 6.12.4 温度传感器
        1. 6.12.4.1 温度传感器电气数据和时序
          1. 6.12.4.1.1 温度传感器特征
      5. 6.12.5 比较器子系统 (CMPSS)
        1. 6.12.5.1 CMPSS 模块型号
        2. 6.12.5.2 CMPx_DACL
        3. 6.12.5.3 CMPSS 连接图
        4. 6.12.5.4 方框图
        5. 6.12.5.5 CMPSS 电气数据和时序
          1. 6.12.5.5.1 CMPSS 比较器电气特性
          2. 6.12.5.5.2 CMPSS_LITE 比较器电气特性
          3.        CMPSS 比较器以输入为基准的偏移量和迟滞
          4. 6.12.5.5.3 CMPSS DAC 静态电气特性
          5. 6.12.5.5.4 CMPSS_LITE DAC 静态电气特性
          6. 6.12.5.5.5 CMPSS 示意图
          7. 6.12.5.5.6 CMPSS DAC 动态误差
          8. 6.12.5.5.7 CMPx_DACL 缓冲输出的运行条件
          9. 6.12.5.5.8 CMPx_DACL 缓冲输出的电气特性
    13. 6.13 控制外设
      1. 6.13.1 增强型脉宽调制器 (ePWM)
        1. 6.13.1.1 控制外设同步
        2. 6.13.1.2 ePWM 电气数据和时序
          1. 6.13.1.2.1 ePWM 时序要求
          2. 6.13.1.2.2 ePWM 开关特性
          3. 6.13.1.2.3 跳闸区输入时序
            1. 6.13.1.2.3.1 跳闸区域输入时序要求
            2. 6.13.1.2.3.2 PWM 高阻态特征时序图
      2. 6.13.2 高分辨率脉宽调制器 (HRPWM)
        1. 6.13.2.1 HRPWM 电气数据和时序
          1. 6.13.2.1.1 高分辨率 PWM 特征
      3. 6.13.3 外部 ADC 转换启动电气数据和时序
        1. 6.13.3.1 外部 ADC 转换启动开关特性
        2. 6.13.3.2 ADCSOCAO 或ADCSOCBO 时序图
      4. 6.13.4 增强型捕获 (eCAP)
        1. 6.13.4.1 eCAP 方框图
        2. 6.13.4.2 eCAP 同步
        3. 6.13.4.3 eCAP 电气数据和时序
          1. 6.13.4.3.1 eCAP 时序要求
          2. 6.13.4.3.2 eCAP 开关特性
      5. 6.13.5 增强型正交编码器脉冲 (eQEP)
        1. 6.13.5.1 eQEP 电气数据和时序
          1. 6.13.5.1.1 eQEP 时序要求
          2. 6.13.5.1.2 eQEP 开关特性
    14. 6.14 通信外设
      1. 6.14.1 控制器局域网 (CAN)
      2. 6.14.2 内部集成电路 (I2C)
        1. 6.14.2.1 I2C 电气数据和时序
          1. 6.14.2.1.1 I2C 时序要求
          2. 6.14.2.1.2 I2C 开关特征
          3. 6.14.2.1.3 I2C 时序图
      3. 6.14.3 串行通信接口 (SCI)
      4. 6.14.4 串行外设接口 (SPI)
        1. 6.14.4.1 SPI 主器件模式时序
          1. 6.14.4.1.1 SPI 主模式时序要求
          2. 6.14.4.1.2 SPI 主模式开关特性 - 时钟相位 0
          3. 6.14.4.1.3 SPI 主模式开关特性 - 时钟相位 1
          4. 6.14.4.1.4 SPI 主器件模式时序图
        2. 6.14.4.2 SPI 从器件模式时序
          1. 6.14.4.2.1 SPI 从模式时序要求
          2. 6.14.4.2.2 SPI 从模式开关特性
          3. 6.14.4.2.3 SPI 从器件模式时序图
  8. 7 详细说明
    1. 7.1  概述
    2. 7.2  功能方框图
    3. 7.3  存储器
      1. 7.3.1 内存映射
        1. 7.3.1.1 专用 RAM (Mx RAM)
        2. 7.3.1.2 本地共享 RAM (LSx RAM)
      2. 7.3.2 闪存映射
      3. 7.3.3 外设寄存器内存映射
    4. 7.4  标识
    5. 7.5  C28x 处理器
      1. 7.5.1 浮点单元 (FPU)
      2. 7.5.2 三角法数学单元 (TMU)
    6. 7.6  器件引导模式
      1. 7.6.1 器件引导配置
        1. 7.6.1.1 配置引导模式引脚
        2. 7.6.1.2 配置引导模式表选项
      2. 7.6.2 GPIO 分配
    7. 7.7  安全性
      1. 7.7.1 保护芯片边界
        1. 7.7.1.1 JTAGLOCK
        2. 7.7.1.2 零引脚引导
      2. 7.7.2 双区域安全
      3. 7.7.3 免责声明
    8. 7.8  看门狗
    9. 7.9  C28x 计时器
    10. 7.10 双路时钟比较器 (DCC)
      1. 7.10.1 特性
      2. 7.10.2 DCCx 时钟源中断的映射
  9. 8 应用、实施和布局
    1. 8.1 应用和实现
    2. 8.2 器件主要特性
    3. 8.3 应用信息
      1. 8.3.1 典型应用
        1. 8.3.1.1 空调室外机
          1. 8.3.1.1.1 系统方框图
          2. 8.3.1.1.2 空调室外机资源
        2. 8.3.1.2 洗衣机和烘干机
          1. 8.3.1.2.1 系统方框图
          2. 8.3.1.2.2 洗衣机和烘干机资源
        3. 8.3.1.3 割草机器人
          1. 8.3.1.3.1 系统方框图
          2. 8.3.1.3.2 割草机器人资源
        4. 8.3.1.4 商用电信整流器
          1. 8.3.1.4.1 系统方框图
          2. 8.3.1.4.2 商用通信电源整流器资源
  10. 9 器件和文档支持
    1. 9.1 入门和后续步骤
    2. 9.2 器件命名规则
    3. 9.3 标识
    4. 9.4 工具与软件
    5. 9.5 文档支持
    6. 9.6 支持资源
    7. 9.7 商标
    8. 9.8 静电放电警告
    9. 9.9 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • PM|64
  • RGZ|48
  • RHB|32
  • PT|48
散热焊盘机械数据 (封装 | 引脚)
订购信息
6.11.3.5.2 INTOSC2 与外部精密电阻 (ExtR) 搭配使用

为获得更高的精度，可将一个外部精密电阻与 INTOSC2 搭配使用。

所需的外部元件包括：

  • EXTR 引脚和 VSS 之间的 100kΩ 精密电阻器
  • 用于噪声滤波的 10nF 电容器
  • 用于低噪声电源和负载瞬态的 20μF VDDIO 电容最小值

图 6-21 展示了这些所需外部组件的示例图示。

GUID-20220802-SS0I-XPKR-FNWS-T11FBSRDTS8N-low.svg图 6-21 ExtR 示例原理图

在 EXTR 模式下，振荡器频率误差与 EXTR 电阻器的精度成正比。

VDDIO 电源的质量直接影响 EXTR INTOSC 性能。必须谨慎确定 VDDIO 电容值和电路设计，以便提供尽可能干净的电源，避免抖动、噪声和其他性能问题。

在 EXTR 引脚上放置一个电阻可防止将该引脚用作 GPIO 或 X1。

表 6-7 提供了 ExtR 规格值。

表 6-7 ExtR 规格
参数 测试条件 最小值 典型值 最大值 单位
fINTOSC2-ExtR-ERR-PERC 理想的 0% 误差 100kΩ ExtR 电阻器 -0.7 0 +0.7 %
fINTOSC2-ExtR 理想的 0% 误差 100kΩ ExtR 电阻器 9.93 10 10.07 MHz
fExtR-SETTLING 切换至 ExtR 模式 1 ms
ExtR 电阻 (RExtR) 100 kΩ
ExtR 去耦电容 (CExtR) 10 nF
VDDIO 去耦电容 (CVDDIO) 20 μF

表 6-8 提供了在给定电阻参数的情况下确定 INTOSC2 总误差的计算示例。

表 6-8 样本总误差计算
参数 值 单位
INTOSC2 理想频率变化 0.70 %
ExtR 电阻容差 RTOLERANCE %
ExtR 电阻器温度系数 RTEMPCO ppm/°C
工作温度 TOPERATING_POINT °C
ExtR 数据表环境温度 TAMBIENT °C
总频率误差 [(0.70/100) + (RTOLERANCE/100) + ((RTEMPCO/1E6) * abs(TOPERATING_POINT-TAMBIENT))]*100 %

表 6-9 提供了使用上述计算的示例值。

表 6-9 总误差示例值
参数 值 单位
INTOSC2 理想频率变化 0.70 %
ExtR 电阻容差 0.10 %
ExtR 电阻器温度系数 25 ppm/ °C
工作温度 90 °C
ExtR 数据表环境温度 25 °C
总频率误差计算 ((0.70/100) + (0.10/100) + ((25/1E6) * abs(90-25)))*100 %
总频率误差计算 0.96 %

为获得理想性能，请遵循以下电路板布局布线指南：

  • ExtR 迹线应尽可能短
  • ExtR 应布放到最近的 VSS 引脚
  • 将 ExtR (RExtR) 和 CExtR 与 C2000 器件放在同一侧，并仅在同一层布线
  • 任何相邻的 GPIO 引脚（例如 GPIO18、X2）都可以使用另一侧和不同的层进行布线，以便减少相邻的 GPIO 耦合
  • VSS 连接必须同时连接到 VSS 平面并直接连接到 C2000 器件 VSS 引脚
  • 建议在 ExtR 布线周围布放 VSS 防护布线，如图 6-22 所示
  • 在 ExtR 和 CEXTR 下方的层中填充 VSS 或 VDDIO 平面，避免在相邻的层中布置信号布线
GUID-20221123-SS0I-7S03-P8HF-RWCTWNSBJVTQ-low.svg图 6-22 ExtR PCB 布局示例
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |