米6体育平台手机版

PRODUCTION DATA

图 6-9 展示了内部 VREG 模式的电源时序控制要求。所有所示参数的值均可在电源管理模块电气数据和时序中找到。

A. 该跳闸点是 XRSn 释放之前的跳闸点。请参阅电源管理模块特性 表。

B. 该跳闸点是 XRSn 释放之后的跳闸点。请参阅电源管理模块特性 表。

C. 上电期间，所有监视器释放信号在所有 POR 和 BOR 监控器释放后变为高电平。请参阅 PMM 方框图。

D. 在断电期间，如果任何 POR 或 BOR 监视器跳闸，所有监视器释放信号都会变为低电平。请参阅 PMM 方框图。

图 6-9 内部 VREG 上电序列

在上电期间：
1. VDDIO（即 3.3V 电源轨）应提供指定的最小压摆率。
2. 在释放 I/O 监视器（I/O POR 和 I/O BOR）后，内部 VREG 将上电。
3. 在 V_{DDIO-MON-TOT-DELAY} 和 V_{XRSN-PU-DELAY} 指定的时间过后，XRSn 将被释放，并且器件的启动序列将开始。
  在 XRSn 释放（即变为高电平）和启动序列开始之间有额外的延迟。请参阅图 6-7。
4. I/O BOR 监视器在上电和断电期间具有不同的释放点。
在断电期间：
1. 在断电期间对 VDDIO 的唯一要求是压摆率。
2. I/O BOR 监视器在上电和断电期间具有不同的释放点。
3. I/O BOR 跳闸将导致 XRSn 在 V_{XRSN-PD-DELAY} 之后变为低电平，并使内部 VREG 断电。

注： 所有监视器释放信号 是一个内部信号。

注：如果有一个驱动 XRSn 的外部电路（例如，监控器），在所有内部和外部源释放 XRSn 引脚之前，启动序列不会开始。