SDFM 的特性包含：

• 每个 SDFM 模块八个外部引脚
  • 每个 SDFM 模块有四个 Σ-Δ 数据输入引脚（SD-Dx，其中 x = 1 至 4）
  • 每个 SDFM 模块有四个 Σ-Δ 时钟输入引脚（SD-Cx，其中 x = 1 至 4）
• 支持不同的可配置调制器时钟模式：
  • 模式 0：调制器时钟速率等于调制器数据速率。
• 每个 SDFM 模块有四个独立的可配置次级滤波器（比较器）单元：
  • 提供四个不同的滤波器类型选择 (Sinc1/Sinc2/SincFast/Sinc3) 选项
  • 能够检测超值条件、低值条件和超限条件
    1. 两个独立的上限阈值比较器（用于检测超值条件）
    2. 两个独立的下限阈值比较器（用于检测低值条件）
    3. 一个独立的超限比较器（用于通过 eCAP 测量占空比/频率）
  • 比较器滤波器单元的 OSR 值 (COSR) 可编程为 1 至 32
• 每个 SDFM 模块有四个独立的可配置初级滤波器（数据滤波器）单元：
  • 提供四个不同的滤波器类型选择 (Sinc1/Sinc2/SincFast/Sinc3) 选项
  • 数据滤波器单元的 OSR 值 (DOSR) 可编程为 1 至 256
  • 能够启用或禁用独立的滤波器模块（或全部两个模块）
  • 能够使用主滤波器使能 (MFE) 位或 PWM 信号来同步 SDFM 模块的所有四个独立滤波器
• 数据滤波器输出可以用 16 位或 32 位表示。
• 数据滤波器单元具有可编程模式 FIFO 来减少中断开销。该 FIFO 具有以下特性：
  • 初级滤波器（数据滤波器）具有一个 16 深 x 32 位 FIFO。
  • FIFO 可在达到可编程数量的数据就绪事件后中断 CPU。
  • FIFO 等待同步功能：能够忽略数据就绪事件，直至接收到 PWM 同步信号 (SDSYNC)。一旦接收到 SDSYNC 事件，就会在每个数据就绪事件时填充 FIFO。
  • 数据滤波器输出可以用 16 位或 32 位表示。
• 可根据每个数据滤波器通道将 PWMx.SOCA/SOCB 配置为 SDSYNC 源。
• 可使用 PWM 为 Σ-Δ 调制器生成调制器时钟。
• SD-Cx 和 SD-Dx 均可配置输入限定
• 能够使用一个滤波器通道时钟 (SD-C1) 为其他滤波器时钟通道提供时钟。
• 在发生比较器滤波器事件时可以使用可配置的数字滤波器来清除杂散噪声引起的比较器事件

图 6-65 展示了 SDFM 模块方框图。

图 6-65 Σ-Δ 滤波器模块 (SDFM) 方框图