ZHCS864Q April 2009 – January 2024 TMS320F28030 , TMS320F28030-Q1 , TMS320F28031 , TMS320F28031-Q1 , TMS320F28032 , TMS320F28032-Q1 , TMS320F28033 , TMS320F28033-Q1 , TMS320F28034 , TMS320F28034-Q1 , TMS320F28035 , TMS320F28035-Q1
PRODUCTION DATA
表 5-1对这些信号进行了说明。除 JTAG 引脚以外,除非另有说明,否则 GPIO 功能是复位时的默认功能。在它们下面列出的外设信号是供替换的功能。有些外设功能并非在所有器件上都可用。详细信息,请参阅表 4-1。输入不可承受 5V 电压。所有 GPIO 引脚均为 I/O/Z 且有一个内部上拉电阻,可在每个引脚上有选择性地启用/禁用。这一特性只适用于 GPIO 引脚。复位时不启用 PWM 引脚上的上拉电阻。复位后启用其他 GPIO 引脚上的上拉电阻。AIO 引脚没有内部上拉电阻。
使用片上 VREG 时,GPIO19、GPIO34、GPIO35、GPIO36、GPIO37 和 GPIO38 引脚在上电期间会有毛刺脉冲。这种潜在的毛刺脉冲将在读取引导模式引脚之前结束,不会影响引导行为。如果应用不能接受毛刺脉冲,可从外部提供 1.8V 电源。或者添加一个与这些引脚串联的限流电阻(例如 470Ω),可考虑使用外部驱动器限制降级到引脚和/或外部电路的可能性。当使用外部 1.8V 电源时,无需电源时序。然而,如果 I/O 引脚的电平转换输出缓冲器中的 3.3V 晶体管在 1.8V 晶体管之前上电,输出缓冲器有可能打开,这会导致上电期间引脚上出现毛刺脉冲。为了避免这种情况,VDD 引脚应早于 VDDIO 引脚或与之同时上电,确保 VDD 引脚在 VDDIO 引脚达到 0.7V 之前达到 0.7V。
终端 | I/O/Z(1) | 说明 | |||
---|---|---|---|---|---|
名称 | PN 引脚编号 |
PAG 引脚编号 |
RSH 引脚编号 |
||
JTAG | |||||
TRST | 10 | 8 | 6 | I | 带有内部下拉电阻的 JTAG 测试复位。当被驱动至高电平时,TRST使扫描系统获得器件运行的控制权。如果此信号未连接或驱动至低电平,则器件将在功能模式下运行,测试复位信号将被忽略。请注意:TRST 是高电平有效的测试引脚,在器件正常运行期间必须始终保持低电平。此引脚上需要一个外部上拉电阻器。此电阻器的阻值应该基于适用于该设计的调试器 Pod 的驱动强度。 通常情况下,一个 2.2kΩ 电阻器可提供足够的保护。由于这是特定于应用的,TI 建议针对调试器和应用的适当运行对每个目标板进行验证。(↓) |
TCK | 参阅 GPIO38 | I | 参阅 GPIO38。带有内部上拉电阻的 JTAG 测试时钟。(↑) | ||
TMS | 参阅 GPIO36 | I | 参阅 GPIO36。带有内部上拉电阻的 JTAG 测试模式选择 (TMS)。此串行控制输入在 TCK 上升沿上的 TAP 控制器中计时。(↑) | ||
TDI | 参阅 GPIO35 | I | 参阅 GPIO35。带有内部上拉电阻的 JTAG 测试数据输入 (TDI)。TDI 在 TCK 上升沿上的所选寄存器(指令或数据)中计时。(↑) | ||
TDO | 参阅 GPIO37 | O/Z | 参阅 GPIO37。JTAG 扫描输出,测试数据输出 (TDO)。所选寄存器(指令或数据)的内容在 TCK 下降沿从 TDO 移出。(8mA 驱动) | ||
闪存 | |||||
TEST2 | 38 | 30 | 27 | I/O | 测试引脚。为 TI 保留。必须保持未连接状态。 |
时钟 | |||||
XCLKOUT | 参阅 GPIO18 | - | O/Z | 参阅 GPIO18。源自 SYSCLKOUT 的输出时钟。XCLKOUT 频率或者与 SYSCLKOUT 的频率相同, 或者是后者的一半或四分之一。这通过 XCLK 寄存器中的位 1:0 (XCLKOUTDIV) 控制。复位时,XCLKOUT = SYSCLKOUT/4。通过将 XCLKOUTDIV 设定为 3,可关闭 XCLKOUT 信号。GPIO18 的多路复用器控制也必须设定为 XCLKOUT,才能使此信号传播到引脚。 | |
XCLKIN | 参阅 GPIO19 和 GPIO38 | I | 参阅 GPIO19 和 GPIO38。外部振荡器输入。时钟的引脚源由 XCLK 寄存器内的 XCLKINSEL 位控制,默认选择 GPIO38。此引脚馈送来自外部 3.3V 振荡器的时钟。在这种情况下,X1 引脚(如果可用)必须连接至 GND,而且必须通过 CLKCTL 寄存器内的位 14 禁用片上晶体振荡器。如果使用晶振/谐振器,必须通过 CLKCTL 寄存器内的位 13 禁用 XCLKIN 路径。 请注意:使用 GPIO38/TCK/XCLKIN 引脚提供外部时钟以使器件正常运行的设计可能需要集成一些挂钩,以便在使用 JTAG 连接器进行调试期间禁用此路径。这是为了防止 JTAG 调试会话期间被激活的 TCK 信号相互竞争。在此期间可使用零引脚内部振荡器为器件计时。 |
||
X1 | 52 | 41 | 36 | I | 1.8V 片上晶体振荡器输入。若要使用此振荡器,必须在 X1 和 X2 之间连接一个石英晶振或陶瓷谐振器。在这种情况下,必须通过 CLKCTL 寄存器内的位 13 禁用 XCLKIN 路径。如果此引脚未使用,则必须将其连接至 GND。(I) |
X2 | 51 | 40 | 35 | O | 片上晶体振荡器输出。必须在 X1 和 X2 之间连接一个石英晶振或陶瓷谐振器。如果 X2 未使用,必须使其保持未连接状态。(O) |
复位 | |||||
XRS | 9 | 7 | 5 | I/O | 器件复位(输入)和看门狗复位(输出)。这些器件内置上电复位 (POR) 电路和欠压复位 (BOR) 电路。在上电或欠压情况下,此引脚由器件驱动为低电平。外部电路也可能会驱动此引脚以使器件复位生效。发生看门狗复位时,此引脚也由 MCU 驱动为低电平。在看门狗复位期间,XRS 引脚在 512 个 OSCCLK 周期的看门狗复位持续时间内被驱动为低电平。应在 XRS 和 VDDIO 之间放置一个阻值为 2.2kΩ 至 10kΩ 的电阻器。如果在 XRS 和 VSS 之间放置一个电容器进行噪声滤除,则该电容器的容值应为 100nF 或更小。当看门狗复位生效时,这些值将能让看门狗在 512 个 OSCCLK 周期内正确地将 XRS 引脚驱动至 VOL。任何源头的器件复位都会导致器件终止执行。程序计数器指向位置 0x3F FFC0 包含的地址。当复位失效时,从程序计数器指定的位置开始执行。此引脚的输出缓冲器是一个具有内部上拉电阻的开漏器件。(↑) 如果此引脚由外部器件驱动,则应使用开漏器件进行驱动。 |
ADC、比较器、模拟 I/O | |||||
ADCINA7 | 11 | 9 | 7 | I | ADC 组 A,通道 7 输入 |
ADCINA6 | 12 | 10 | 8 | I | ADC 组 A,通道 6 输入 |
COMP3A | I | 比较器输入 3A | |||
AIO6 | I/O | 数字 AIO 6 | |||
ADCINA5 | 13 | - | – | I | ADC 组 A,通道 5 输入 |
ADCINA4 | 14 | 11 | 9 | I | ADC 组 A,通道 4 输入 |
COMP2A | I | 比较器输入 2A | |||
AIO4 | I/O | 数字 AIO 4 | |||
ADCINA3 | 15 | 12 | 10 | I | ADC 组 A,通道 3 输入 |
ADCINA2 | 16 | 13 | 11 | I | ADC 组 A,通道 2 输入 |
COMP1A | I | 比较器输入 1A | |||
AIO2 | I/O | 数字 AIO 2 | |||
ADCINA1 | 17 | 14 | 12 | I | ADC 组 A,通道 1 输入 |
ADCINA0 | 18 | 15 | 13 | I | ADC 组 A,通道 0 输入。 请注意:VREFHI 和 ADCINA0 共用 64 引脚 PAG 器件上的同一引脚,并且它们不可同时使用。 请注意:VREFHI 和 ADCINA0 共用 56 引脚 RSH 器件上的同一引脚,并且它们不可同时使用。 |
VREFHI | 19 | 15 | 13 | I | ADC 外部基准高 - 仅在 ADC 外部基准模式下使用。请参阅节 7.9.2.1,ADC。 请注意:VREFHI 和 ADCINA0 共用 64 引脚 PAG 器件上的同一引脚,并且它们不可同时使用。 请注意:VREFHI 和 ADCINA0 共用 56 引脚 RSH 器件上的同一引脚,并且它们不可同时使用。 |
ADCINB7 | 30 | 24 | 21 | I | ADC 组 B,通道 7 输入 |
ADCINB6 | 29 | 23 | 20 | I | ADC 组 B,通道 6 输入 |
COMP3B | I | 比较器输入 3B | |||
AIO14 | I/O | 数字 AIO 14 | |||
ADCINB5 | 28 | - | – | I | ADC 组 B,通道 5 输入 |
ADCINB4 | 27 | 22 | 19 | I | ADC 组 B,通道 4 输入 |
COMP2B | I | 比较器输入 2B | |||
AIO12 | I/O | 数字 AIO12 | |||
ADCINB3 | 26 | 21 | 18 | I | ADC 组 B,通道 3 输入 |
ADCINB2 | 25 | 20 | 17 | I | ADC 组 B,通道 2 输入 |
COMP1B | I | 比较器输入 1B | |||
AIO10 | I/O | 数字 AIO 10 | |||
ADCINB1 | 24 | 19 | 16 | I | ADC 组 B,通道 1 输入 |
ADCINB0 | 23 | 18 | - | I | ADC 组 B,通道 0 输入 |
VREFLO | 22 | 17 | 15 | I | ADC 外部基准低。 请注意:VREFLO 始终连接至 64 引脚 PAG 器件和 56 引脚 RSH 器件上的 VSSA。 |
CPU 和 I/O 电源 | |||||
VDDA | 20 | 16 | 14 | 模拟电源引脚。在此引脚附近连接一个 2.2μF 电容器(典型值)。 | |
VSSA | 21 | 17 | 15 | 模拟接地引脚。 请注意:VREFLO 始终连接至 64 引脚 PAG 器件和 56 引脚 RSH 器件上的 VSSA。 |
|
VDD | 7 | 5 | 3 | CPU 和逻辑数字电源引脚。使用内部 VREG 时,在每个 VDD 引脚和接地端之间放置一个 1.2µF 电容器。可使用容值较高的电容器。 | |
54 | 43 | 38 | |||
72 | 59 | 52 | |||
VDDIO | 36 | 29 | 26 | 数字 I/O 缓冲器和闪存电源引脚。启用 VREG 时使用单电源。在每个引脚上放置一个 去耦电容器。确切值应由系统电压调节解决方案决定。 | |
70 | 57 | 50 | |||
VSS | 8 | 6 | 4 | 数字接地引脚 | |
35 | 28 | 25 | |||
53 | 42 | 37 | |||
71 | 58 | 51 | |||
稳压器控制信号 | |||||
VREGENZ | 73 | 60 | 53 | I | 具有内部下拉电阻的内部稳压器 (VREG) 使能。直接连接到 VSS(低)以启用内部 1.8V VREG。直接连接到 VDDIO(高)以禁用 VREG 并使用外部 1.8V 电源。 |
GPIO 和外设信号(2) | |||||
GPIO0 | 69 | 56 | 49 | I/O/Z | 通用输入/输出 0 |
EPWM1A | O | 增强型 PWM1 输出 A 和 HRPWM 通道 | |||
- | - | - | |||
- | - | - | |||
GPIO1 | 68 | 55 | 48 | I/O/Z | 通用输入/输出 1 |
EPWM1B | O | 增强型 PWM1 输出 B | |||
- | - | ||||
COMP1OUT | O | 比较器 1 的直接输出 | |||
GPIO2 | 67 | 54 | 47 | I/O/Z | 通用输入/输出 2 |
EPWM2A | O | 增强型 PWM2 输出 A 和 HRPWM 通道 | |||
- | - | ||||
- | - | ||||
GPIO3 | 66 | 53 | 46 | I/O/Z | 通用输入/输出 3 |
EPWM2B | O | 增强型 PWM2 输出 B | |||
SPISOMIA | I/O | SPI-A 从器件输出,主器件输入 | |||
COMP2OUT | O | 比较器 2 的直接输出 | |||
GPIO4 | 63 | 51 | 45 | I/O/Z | 通用输入/输出 4 |
EPWM3A | O | 增强型 PWM3 输出 A 和 HRPWM 通道 | |||
- | - | ||||
- | - | ||||
GPIO5 | 62 | 50 | 44 | I/O/Z | 通用输入/输出 5 |
EPWM3B | O | 增强型 PWM3 输出 B | |||
SPISIMOA | I/O | SPI-A 从器件输入,主器件输出 | |||
ECAP1 | I/O | 增强型捕捉输入/输出 1 | |||
GPIO6 | 50 | 39 | 34 | I/O/Z | 通用输入/输出 6 |
EPWM4A | O | 增强型 PWM4 输出 A 和 HRPWM 通道 | |||
EPWMSYNCI | I | 外部 ePWM 同步脉冲输入 | |||
EPWMSYNCO | O | 外部 ePWM 同步脉冲输出 | |||
GPIO7 | 49 | 38 | 33 | I/O/Z | 通用输入/输出 7 |
EPWM4B | O | 增强型 PWM4 输出 B | |||
SCIRXDA | I | SCI-A 接收数据 | |||
- | - | ||||
GPIO8 | 43 | 35 | - | I/O/Z | 通用输入/输出 8 |
EPWM5A | O | 增强型 PWM5 输出 A 和 HRPWM 通道 | |||
- | - | ||||
ADCSOCAO | O | ADC 转换启动 A | |||
GPIO9 | 39 | 31 | - | I/O/Z | 通用输入/输出 9 |
EPWM5B | O | 增强型 PWM5 输出 B | |||
LINTXA | O | LIN 发送 A | |||
HRCAP1 | I | 高分辨率输入捕捉 1 | |||
GPIO10 | 65 | 52 | - | I/O/Z | 通用输入/输出 10 |
EPWM6A | O | 增强型 PWM6 输出 A 和 HRPWM 通道 | |||
- | - | ||||
ADCSOCBO | O | ADC 转换启动 B | |||
GPIO11 | 61 | 49 | - | I/O/Z | 通用输入/输出 11 |
EPWM6B | O | 增强型 PWM6 输出 B | |||
LINRXA | I | LIN 接收 A | |||
HRCAP2 | I | 高分辨率输入捕捉 2 | |||
GPIO12 | 47 | 37 | 32 | I/O/Z | 通用输入/输出 12 |
TZ1 | I | 跳闸区输入 1 | |||
SCITXDA | O | SCI-A 发送数据 | |||
SPISIMOB | I/O | SPI-B 从器件输入,主器件输出 请注意:SPI-B 仅在 PN 封装中可用。 |
|||
GPIO13 | 76 | - | - | I/O/Z | 通用输入/输出 13 |
TZ2 | I | 跳闸区输入 2 | |||
- | - | ||||
SPISOMIB | I/O | SPI-B 从器件输出,主器件输入 | |||
GPIO14 | 77 | - | - | I/O/Z | 通用输入/输出 14 |
TZ3 | I | 跳闸区输入 3 | |||
LINTXA | O | LIN 发送 | |||
SPICLKB | I/O | SPI-B 时钟输入/输出 | |||
GPIO15 | 75 | - | - | I/O/Z | 通用输入/输出 15 |
TZ1 | I | 跳闸区输入 1 | |||
LINRXA | I | LIN 接收 | |||
SPISTEB | I/O | SPI-B 从器件发送使能输入/输出 | |||
GPIO16 | 46 | 36 | 31 | I/O/Z | 通用输入/输出 16 |
SPISIMOA | I/O | SPI-A 从器件输入,主器件输出 | |||
- | - | ||||
TZ2 | I | 跳闸区输入 2 | |||
GPIO17 | 42 | 34 | 30 | I/O/Z | 通用输入/输出 17 |
SPISOMIA | I/O | SPI-A 从器件输出,主器件输入 | |||
- | - | ||||
TZ3 | I | 跳闸区输入 3 | |||
GPIO18 | 41 | 33 | 29 | I/O/Z | 通用输入/输出 18 |
SPICLKA | I/O | SPI-A 时钟输入/输出 | |||
LINTXA | O | LIN 发送 | |||
XCLKOUT | O/Z | 源自 SYSCLKOUT 的输出时钟。XCLKOUT 频率或者与 SYSCLKOUT 的频率相同, 或者是后者的一半或四分之一。这通过 XCLK 寄存器中的位 1:0 (XCLKOUTDIV) 控制。复位时,XCLKOUT = SYSCLKOUT/4。通过将 XCLKOUTDIV 设定为 3,可关闭 XCLKOUT 信号。GPIO18 的多路复用器控制也必须设定为 XCLKOUT,才能使此信号传播到引脚。 | |||
GPIO19 | 55 | 44 | 39 | I/O/Z | 通用输入/输出 19 |
XCLKIN | 外部振荡器输入。此引脚到时钟块的路径不受此引脚多路复用功能的控制。如果此路径用于其他外设功能,必须注意不要启用此路径来计时。 | ||||
SPISTEA | I/O | SPI-A 从器件发送使能输入/输出 | |||
LINRXA | I | LIN 接收 | |||
ECAP1 | I/O | 增强型捕捉输入/输出 1 | |||
GPIO20 | 78 | 62 | 55 | I/O/Z | 通用输入/输出 20 |
EQEP1A | I | 增强型 QEP1 输入 A | |||
- | - | ||||
COMP1OUT | O | 比较器 1 的直接输出 | |||
GPIO21 | 79 | 63 | 56 | I/O/Z | 通用输入/输出 21 |
EQEP1B | I | 增强型 QEP1 输入 B | |||
- | - | ||||
COMP2OUT | O | 比较器 2 的直接输出 | |||
GPIO22 | 1 | 1 | 1 | I/O/Z | 通用输入/输出 22 |
EQEP1S | I/O | 增强型 QEP1 选通 | |||
- | - | ||||
LINTXA | O | LIN 发送 | |||
GPIO23 | 4 | 4 | 2 | I/O/Z | 通用输入/输出 23 |
EQEP1I | I/O | 增强型 QEP1 索引 | |||
- | - | ||||
LINRXA | I | LIN 接收 | |||
GPIO24 | 80 | 64 | - | I/O/Z | 通用输入/输出 24 |
ECAP1 | 参阅 GPIO5 和 GPIO19 | I/O | 增强型捕捉输入/输出 1 | ||
- | - | ||||
SPISIMOB | I/O | SPI-B 从器件输入,主器件输出 请注意:SPI-B 仅在 PN 和 RSH 封装中可用。 |
|||
GPIO25 | 44 | - | - | I/O/Z | 通用输入/输出 25 |
- | - | ||||
- | - | ||||
SPISOMIB | I/O | SPI-B 从器件输出,主器件输入 | |||
GPIO26 | 37 | - | - | I/O/Z | 通用输入/输出 26 |
HRCAP1 | I | 高分辨率输入捕捉 1 | |||
- | - | ||||
SPICLKB | I/O | SPI-B 时钟输入/输出 | |||
GPIO27 | 31 | - | - | I/O/Z | 通用输入/输出 27 |
HRCAP2 | I | 高分辨率输入捕捉 2 | |||
- | - | ||||
SPISTEB | I/O | SPI-B 从器件发送使能输入/输出 | |||
GPIO28 | 40 | 32 | 28 | I/O/Z | 通用输入/输出 28 |
SCIRXDA | I | SCI 接收数据 | |||
SDAA | I/OD | I2C 数据开漏双向端口 | |||
TZ2 | I | 跳闸区输入 2 | |||
GPIO29 | 34 | 27 | 24 | I/O/Z | 通用输入/输出 29 |
SCITXDA | O | SCI 发送数据 | |||
SCLA | I/OD | I2C 时钟开漏双向端口 | |||
TZ3 | I | 跳闸区输入 3 | |||
GPIO30 | 33 | 26 | 23 | I/O/Z | 通用输入/输出 30 |
CANRXA | I | CAN 接收 | |||
- | - | ||||
- | - | ||||
GPIO31 | 32 | 25 | 22 | I/O/Z | 通用输入/输出 31 |
CANTXA | O | CAN 发送 | |||
- | - | ||||
- | - | ||||
GPIO32 | 2 | 2 | - | I/O/Z | 通用输入/输出 32 |
SDAA | I/OD | I2C 数据开漏双向端口 | |||
EPWMSYNCI | I | 增强型 PWM 外部同步脉冲输入 | |||
ADCSOCAO | O | ADC 转换启动 A | |||
GPIO33 | 3 | 3 | – | I/O/Z | 通用输入/输出 33 |
SCLA | I/OD | I2C 时钟开漏双向端口 | |||
EPWMSYNCO | O | 增强型 PWM 外部同步脉冲输出 | |||
ADCSOCBO | O | ADC 转换启动 B | |||
GPIO34 | 74 | 61 | 54 | I/O/Z | 通用输入/输出 34 |
COMP2OUT | O | 比较器 2 的直接输出 | |||
- | - | ||||
COMP3OUT | O | 比较器 3 的直接输出 | |||
GPIO35 | 59 | 47 | 42 | I/O/Z | 通用输入/输出 35 |
TDI | I | 带有内部上拉电阻的 JTAG 测试数据输入 (TDI)。TDI 在 TCK 上升沿上的所选寄存器(指令或数据)中计时 | |||
GPIO36 | 60 | 48 | 43 | I/O/Z | 通用输入/输出 36 |
TMS | I | 带有内部上拉电阻器的 JTAG 测试模式选择 (TMS)。此串行控制输入在 TCK 上升沿上的 TAP 控制器中计时。 | |||
GPIO37 | 58 | 46 | 41 | I/O/Z | 通用输入/输出 37 |
TDO | O/Z | JTAG 扫描输出,测试数据输出 (TDO)。所选寄存器(指令或数据)的内容在 TCK 下降沿从 TDO 移出(8mA 驱动) | |||
GPIO38 | 57 | 45 | 40 | I/O/Z | 通用输入/输出 38 |
TCK | I | 带有内部上拉电阻的 JTAG 测试时钟 | |||
XCLKIN | I | 外部振荡器输入。此引脚到时钟块的路径不受此引脚多路复用功能的控制。如果此路径用于其他功能,必须注意不要启用此路径来计时。 | |||
- | - | ||||
GPIO39 | 56 | - | - | I/O/Z | 通用输入/输出 39 |
- | - | ||||
- | - | ||||
- | - | ||||
GPIO40 | 64 | - | - | I/O/Z | 通用输入/输出 40 |
EPWM7A | O | 增强型 PWM7 输出 A 和 HRPWM 通道 | |||
- | - | ||||
- | - | ||||
GPIO41 | 48 | - | - | I/O/Z | 通用输入/输出 41 |
EPWM7B | O | 增强型 PWM7 输出 B | |||
- | - | ||||
- | - | ||||
GPIO42 | 5 | - | - | I/O/Z | 通用输入/输出 42 |
- | - | ||||
- | - | ||||
COMP1OUT | O | 比较器 1 的直接输出 | |||
GPIO43 | 6 | - | - | I/O/Z | 通用输入/输出 43 |
- | - | ||||
- | - | ||||
COMP2OUT | O | 比较器 2 的直接输出 | |||
GPIO44 | 45 | - | - | I/O/Z | 通用输入/输出 44 |
- | - | ||||
- | - | ||||
- | - |