米6体育平台手机版

PRODUCTION DATA

模式	测试条件	VREG 启用				VREG 禁用
		I_DDIO⁽¹⁾		I_DDA⁽²⁾		I_DD		I_DDIO⁽¹⁾		I_DDA⁽²⁾
		典型值⁽³⁾	最大值	典型值⁽³⁾	最大值	典型值⁽³⁾	最大值	典型值⁽³⁾	最大值	典型值⁽³⁾	最大值
工作（闪存）	启用下列外设时钟： ePWM1/2/3/4/5/6/7 eCAP1 eQEP1 eCAN LIN CLA HRPWM SCI-A SPI-A/B ADC I2C COMP1/2/3 CPU-TIMER0/1/2 所有 PWM 引脚在 60kHz 下切换。所有 I/O 引脚保持未连接状态。⁽⁴⁾⁽⁶⁾ 代码即将耗尽有 2 个等待状态的闪存。 XCLKOUT 关闭。	114mA⁽⁷⁾	135mA⁽⁷⁾	14mA	18mA	101mA⁽⁷⁾	120mA⁽⁷⁾	14mA	18mA	14mA	18mA
空闲	闪存断电。 XCLKOUT 关闭。所有外设时钟关闭。	13mA	23mA	10μA	15μA	13mA	24mA	120μA	400μA	10μA	15μA
待机	闪存断电。外设时钟关闭。	4mA	9mA	10μA	15μA	4mA	7mA	120μA	400μA	10μA	15μA
停机	闪存断电。外设时钟关闭。输入时钟禁用。⁽⁵⁾	46μA		10μA	15μA	30μA		24μA		10μA	15μA

(1) I_DDIO 电流取决于 I/O 引脚上的电力负载。

(2) 要实现空闲、待机、停机模式下的 I_DDA 电流，必须通过写入 PCLKCR0 寄存器来显式关闭 ADC 模块的时钟。

(3) 典型值数字适用于室温和标称电压下。

(4) 在循环中完成以下操作：

(5) 如果使用石英晶振或者陶瓷谐振器作为时钟源，停机模式将关闭片上晶体振荡器。

(6) CLA 连续执行多项式计算。

(7) 对于没有 CLA 的 F2803x 器件，从节 6.5.1中显示的工作模式的 I_DD（VREG 禁用）/I_DDIO（VREG 启用）电流数字中减去 CLA 的 I_DD 电流数字（参阅表 6-1）。

注：

器件中实现的外设 I/O 多路复用可防止同时使用所有可用外设。这是因为多个外设功能可能共享一个 I/O 引脚。然而，可同时打开所有外设的时钟，不过此配置并无用处。如果这么做，器件消耗的电流将大于电流消耗表中指定的数值。