ZHCS864Q April   2009  – January 2024 TMS320F28030 , TMS320F28030-Q1 , TMS320F28031 , TMS320F28031-Q1 , TMS320F28032 , TMS320F28032-Q1 , TMS320F28033 , TMS320F28033-Q1 , TMS320F28034 , TMS320F28034-Q1 , TMS320F28035 , TMS320F28035-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
    1. 3.1 功能方框图
  5. 器件比较
    1. 4.1 相关米6体育平台手机版_好二三四
  6. 引脚配置和功能
    1. 5.1 引脚图
    2. 5.2 信号说明
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级 - 汽车
    3. 6.3  ESD 等级 - 商用
    4. 6.4  建议工作条件
    5. 6.5  功耗摘要
      1. 6.5.1 TMS320F2803x 在 60MHz SYSCLKOUT 下的电流消耗
      2. 6.5.2 减少电流消耗
      3. 6.5.3 流耗图(VREG 启用)
    6. 6.6  电气特性
    7. 6.7  热阻特性
      1. 6.7.1 PN 封装
      2. 6.7.2 PAG 封装
      3. 6.7.3 RSH 封装
    8. 6.8  散热设计注意事项
    9. 6.9  无信号缓冲情况下 MCU 与 JTAG 调试探针的连接
    10. 6.10 参数信息
      1. 6.10.1 时序参数符号
      2. 6.10.2 定时参数的通用注释
    11. 6.11 测试负载电路
    12. 6.12 电源时序
      1. 6.12.1 复位 (XRS) 时序要求
      2. 6.12.2 复位 (XRS) 开关特征
    13. 6.13 时钟规范
      1. 6.13.1 器件时钟表
        1. 6.13.1.1 2803x时钟表和命名规则(60MHz 器件)
        2. 6.13.1.2 器件计时要求/特性
        3. 6.13.1.3 内部零引脚振荡器 (INTOSC1/INTOSC2) 特性
      2. 6.13.2 时钟要求和特性
        1. 6.13.2.1 XCLKIN 定时要求 - PLL 已启用
        2. 6.13.2.2 XCLKIN 时序要求 - PLL 已禁用
        3. 6.13.2.3 XCLKOUT 开关特性(旁路或启用 PLL)
    14. 6.14 闪存定时
      1. 6.14.1 T 温度材料的闪存/OTP 耐久性
      2. 6.14.2 S 温度材料的闪存/OTP 耐久性
      3. 6.14.3 Q 温度材料的闪存/OTP 耐久性
      4. 6.14.4 60MHz SYSCLKOUT 下的闪存参数
      5. 6.14.5 闪存 / OTP 访问时序
      6. 6.14.6 闪存数据保持持续时间
  8. 详细说明
    1. 7.1 概述
      1. 7.1.1  CPU
      2. 7.1.2  控制律加速器 (CLA)
      3. 7.1.3  内存总线(哈弗总线架构)
      4. 7.1.4  外设总线
      5. 7.1.5  实时 JTAG 和分析
      6. 7.1.6  闪存
      7. 7.1.7  M0,M1 SARAM
      8. 7.1.8  L0 SARAM,和 L1,L2,和 L3 DPSARAM
      9. 7.1.9  引导 ROM
        1. 7.1.9.1 仿真引导
        2. 7.1.9.2 GetMode
        3. 7.1.9.3 引导加载器使用的外设引脚
      10. 7.1.10 安全
      11. 7.1.11 外设中断扩展 (PIE) 块
      12. 7.1.12 外部中断 (XINT1-XINT3)
      13. 7.1.13 内部零引脚振荡器、振荡器和 PLL
      14. 7.1.14 看门狗
      15. 7.1.15 外设时钟
      16. 7.1.16 低功耗模式
      17. 7.1.17 外设帧 0,1,2,3 (PFn)
      18. 7.1.18 通用输入/输出 (GPIO) 复用器
      19. 7.1.19 32 位 CPU 计时器 (0,1,2)
      20. 7.1.20 控制外设
      21. 7.1.21 串行端口外设
    2. 7.2 内存映射
    3. 7.3 寄存器映射
    4. 7.4 器件仿真寄存器
    5. 7.5 VREG/BOR/POR
      1. 7.5.1 片载电压稳压器 (VREG)
        1. 7.5.1.1 使用片上 VREG
        2. 7.5.1.2 禁用片载 VREG
      2. 7.5.2 片上加电复位 (POR) 和欠压复位 (BOR) 电路
    6. 7.6 系统控制
      1. 7.6.1 内部零引脚振荡器
      2. 7.6.2 晶体振荡器选项
      3. 7.6.3 基于 PLL 的时钟模块
      4. 7.6.4 输入时钟的损耗(NMI 看门狗功能)
      5. 7.6.5 CPU 看门狗模块
    7. 7.7 低功耗模式块
    8. 7.8 中断
      1. 7.8.1 外部中断
        1. 7.8.1.1 外部中断电子数据/定时
          1. 7.8.1.1.1 外部中断时序要求
          2. 7.8.1.1.2 外部中断开关特性
    9. 7.9 外设
      1. 7.9.1  控制律加速器 (CLA) 概述
      2. 7.9.2  模拟模块
        1. 7.9.2.1 模数转换器 (ADC)
          1. 7.9.2.1.1 特性
          2. 7.9.2.1.2 ADC 转换开始电子数据/定时
            1. 7.9.2.1.2.1 外部 ADC 转换启动开关特性
          3. 7.9.2.1.3 片载模数转换器 (ADC) 电子数据/定时
            1. 7.9.2.1.3.1 ADC 电气特性
            2. 7.9.2.1.3.2 ADC 电源模式
            3. 7.9.2.1.3.3 内部温度传感器
              1. 7.9.2.1.3.3.1 温度传感器系数
            4. 7.9.2.1.3.4 ADC 加电控制位时序
              1. 7.9.2.1.3.4.1 ADC 加电延迟
            5. 7.9.2.1.3.5 ADC 顺序模式时序和同步模式时序
        2. 7.9.2.2 ADC 多路复用器
        3. 7.9.2.3 比较器块
          1. 7.9.2.3.1 片载比较器 / DAC 电子数据/定时
            1. 7.9.2.3.1.1 比较器/DAC 的电气特性
      3. 7.9.3  详细说明
      4. 7.9.4  串行外设接口 (SPI) 模块
        1. 7.9.4.1 SPI 主模式电气数据/时序
          1. 7.9.4.1.1 SPI 主模式外部时序(时钟相位 = 0)
          2. 7.9.4.1.2 SPI 主模式外部时序(时钟相位 = 1)
        2. 7.9.4.2 SPI 从模式电气数据/时序
          1. 7.9.4.2.1 SPI 从模式外部时序(时钟相位 = 0)
          2. 7.9.4.2.2 SPI 从模式外部时序(时钟相位 = 1)
      5. 7.9.5  串行通信接口 (SCI) 模块
      6. 7.9.6  本地互连网络 (LIN)
      7. 7.9.7  增强型控制器局域网 (eCAN) 模块
      8. 7.9.8  内部集成电路 (I2C)
        1. 7.9.8.1 I2C 电气数据/时序
          1. 7.9.8.1.1 I2C 时序要求
          2. 7.9.8.1.2 I2C 开关特征
      9. 7.9.9  增强型 PWM 模块 (ePWM1/2/3/4/5/6/7)
        1. 7.9.9.1 ePWM 电气数据/时序
          1. 7.9.9.1.1 ePWM 时序要求
          2. 7.9.9.1.2 ePWM 开关特性
        2. 7.9.9.2 跳闸区输入时序
          1. 7.9.9.2.1 跳闸区域输入时序要求
      10. 7.9.10 高分辨率 PWM (HRPWM)
        1. 7.9.10.1 HRPWM 电气数据/时序
          1. 7.9.10.1.1 高分辨率 PWM 特性
      11. 7.9.11 增强型捕捉模块 (eCAP1)
        1. 7.9.11.1 eCAP 电气数据/时序
          1. 7.9.11.1.1 增强型捕捉 (eCAP) 时序要求
          2. 7.9.11.1.2 eCAP 开关特性
      12. 7.9.12 高分辨率捕捉 (HRCAP) 模块
        1. 7.9.12.1 HRCAP 电气数据/时序
          1. 7.9.12.1.1 高分辨率捕捉 (HRCAP) 时序要求
      13. 7.9.13 增强型正交编码器脉冲 (eQEP)
        1. 7.9.13.1 eQEP 电气数据/时序
          1. 7.9.13.1.1 增强型正交编码器脉冲 (eQEP) 时序要求
          2. 7.9.13.1.2 eQEP 开关特性
      14. 7.9.14 JTAG 端口
      15. 7.9.15 通用输入/输出 (GPIO) 多路复用器
        1. 7.9.15.1 GPIO 电气数据/时序
          1. 7.9.15.1.1 GPIO - 输出时序
            1. 7.9.15.1.1.1 通用输出开关特征
          2. 7.9.15.1.2 GPIO - 输入时序
            1. 7.9.15.1.2.1 通用输入时序要求
          3. 7.9.15.1.3 输入信号的采样窗口宽度
          4. 7.9.15.1.4 低功耗唤醒时序
            1. 7.9.15.1.4.1 空闲模式时序要求
            2. 7.9.15.1.4.2 空闲模式开关特性
            3. 7.9.15.1.4.3 待机模式时序要求
            4. 7.9.15.1.4.4 待机模式开关特征
            5. 7.9.15.1.4.5 停机模式时序要求
            6. 7.9.15.1.4.6 停机模式开关特征
  9. 应用、实施和布局
    1. 8.1 TI 参考设计
  10. 器件和文档支持
    1. 9.1 器件和开发支持工具命名规则
    2. 9.2 工具与软件
    3. 9.3 文档支持
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

安全

此器件支持高级安全性以保护用户固件不受反向工程的损坏。这种安全性特有一个由用户编程到闪存的 128 位密码(针对 16 个等待状态的硬编码)。一个代码安全模块 (CSM) 用于保护闪存/OTP 和 L0/L1 SARAM 块。该安全特性防止未经授权的用户通过 JTAG 端口检查内存内容,或者试图引导加载一些将会输出安全内存内容的不良软件。为了启用对安全块的访问,用户必须写入与存储在闪存密码位置内的值相匹配的正确的 128 位 KEY(密钥)值。

除了 CSM,还实现了仿真代码安全逻辑 (ECSL),从而防止未经授权的用户逐步访问安全代码。在连接 JTAG 调试探针时,对闪存、用户 OTP 或 Lx 内存的任何代码或数据访问都将让 ECSL 跳闸并中断调试探针连接。为了能够调试安全代码,同时保持 CSM 对安全内存读取的防护,用户必须向 KEY 寄存器 (KEY0–KEY3) 的低 64 位写入正确的值,这个值与存储在闪存密码位置 (PWL0–PWL3) 的低 64 位的值相符。仍须执行闪存内所有 128 位密码的虚拟读取。如果密码位置的低 64 位为全 1(未编程),那么无需符合 KEY 值。在安全代码调试期间,单步执行之类的操作是可行的。但是,在 CCS 窗口中看不到安全内存的实际内容。

给连接到 JTAG 调试探针的安全器件供电时,CPU 将开始执行并可能执行一个指令来访问受保护区域。如果这一情况发生,ECSL 将跳闸,导致 JTAG 电路停用。在这种情况下,主机(例如运行 CCS 或闪存编程软件的计算机)将无法与器件建立连接。

该解决方案要使用等待引导选项。在此模式下,代码回路绕过软件断点,可在不触动安全系统的情况下保持 JTAG 调试探针的连接。然后,用户可在使用 TMS320F2803x 实时微控制器技术参考手册中“引导 ROM”一章所述的仿真引导选项之一连接 JTAG 调试探针后退出此模式。这些器件不支持硬件复位中等待模式。

如果需要通过 JTAG 对安全器件重新编程,则务必在电路板设计中放入所需的挂钩,以便在上电后将器件置于等待引导模式。否则,如前所述,ECSL 可能停用 JTAG 电路并阻止连接到器件。

注:
  • 对代码安全密码进行编程时,0x3F7F80 至 0x3F7FF5 之间的所有地址无法用作程序代码或数据。这些位置必须编程为 0x0000。
  • 如果未来可能需要通过 JTAG 对安全器件重新编程,则务必在电路板设计中使得器件可在上电后置于等待引导模式(有必要重新编程时)。否则,如前所述,ECSL 可能停用 JTAG 电路并阻止连接到器件。如果现场将器件重新配置为等待引导模式不现实,那么必须在固件中实施某种机制来检测何时需要进行固件更新。然后,可以在 bootROM 中将代码分支到所需的引导加载程序。它还可以分支到等待引导模式,此时可以连接 JTAG 调试探针,解除器件保护并通过 JTAG 完成编程。
  • 如果未使用代码安全特性,地址 0x3F7F80 至 0x3F7FEF 可用于代码或数据。地址 0x3F7FF0 至 0x3F7FF5 为数据而保留,不应包含程序代码。

128 位密码(地址为 0x3F 7FF8 至 0x3F 7FFF)不能编程为 0。否则将永久锁定器件。

Code Security Module Disclaimer:

本器件所包含的代码安全模块 (CSM) 旨在对存储在相关内存(ROM 或者闪存)中的数据进行密码保护,并且由米6体育平台手机版_好二三四 (TI) 根据其标准条款和条件提供保证,确保符合 TI 发布的适用于本器件的保修期规范。

然而,TI 不保证或承诺 CSM 不会受到损坏或破坏,也不保证或承诺存储在相关存储器中的数据不能通过其他方式访问。此外,除上述内容外,TI 也未对本器件的 CSM 或运行做任何保证或表示,包括对适销性或特定用途适用性的任何暗示保证。

在任何情况下,TI 对以任何方法使用 CSM 或本器件产生的任何必然、特殊、间接、偶然或惩罚性损害概不负责,无论 TI 是否已告知上述损害。排除的损害包括但不限于数据丢失、信誉损失、使用损失、业务中断或其他经济损失。