ZHCS889Q June 2007 – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
此器件具有一个基于 PLL 的片上时钟模块。这个模块为器件提供所有需要的时钟信号，以及对低功耗模式进入的控制。PLL 通过一个 4 位比率控制 PLLCR[DIV] 来选择不同的 CPU 时钟速率。在写入 PLLCR 寄存器之前，看门狗模块应被禁用。在 PLL 模式稳定后，它可被重新启用（如果需要的话），重新启用的时间为 131072 个 OSCCLK 周期。输入时钟和 PLLCR[DIV] 位应该在 PLL (VCOCLK) 的输出频率不超过 300MHz 时候选择。
| PLLCR[DIV] 值(2) (3) | PLLSTS[DIVSEL]=0 或 1(1) | SYSCLKOUT (CLKIN) | |
|---|---|---|---|
| PLLSTS[DIVSEL] = 2(1) | PLLSTS[DIVSEL] = 3(1)(4) | ||
| 0000（PLL 旁路） | OSCCLK/4（缺省） | OSCCLK/2 | OSCCLK |
| 0001 | (OSCCLK * 1)/4 | (OSCCLK * 1)/2 | – |
| 0010 | (OSCCLK * 2)/4 | (OSCCLK * 2)/2 | – |
| 0011 | (OSCCLK * 3)/4 | (OSCCLK * 3)/2 | – |
| 0100 | (OSCCLK * 4)/4 | (OSCCLK * 4)/2 | – |
| 0101 | (OSCCLK * 5)/4 | (OSCCLK * 5)/2 | – |
| 0110 | (OSCCLK * 6)/4 | (OSCCLK * 6)/2 | – |
| 0111 | (OSCCLK * 7)/4 | (OSCCLK * 7)/2 | – |
| 1000 | (OSCCLK * 8)/4 | (OSCCLK * 8)/2 | – |
| 1001 | (OSCCLK * 9)/4 | (OSCCLK * 9)/2 | – |
| 1010 | (OSCCLK * 10)/4 | (OSCCLK * 10)/2 | – |
| 1011-1111 | 保留 | 保留 | 保留 |
| PLLSTS [DIVSEL] | CLKIN 分频 |
|---|---|
| 0 | /4 |
| 1 | /4 |
| 2 | /2 |
| 3 | /1(1) |
基于 PLL 的时钟模块提供两种操作模式：
| PLL 模式 | 注释 | PLLSTS[DIVSEL] | CLKIN 和 SYSCLKOUT |
|---|---|---|---|
| PLL 关闭 | 由在 PLLSTS 寄存器中设置 PLLOFF 位的用户调用。在此模式中，PLL 块被禁用。这对降低系统噪声和低功率操作非常有用。在进入此模式之前，必须先将 PLLCR 寄存器设置为 0x0000（PLL 旁路）。CPU 时钟 (CLKIN) 直接源自 X1/X2，X1 或者 XCLKIN 上的输入时钟。 | 0, 1 2 3 | OSCCLK/4 OSCCLK/2 OSCCLK/1 |
| PLL 旁路 | PLL 旁路是上电时或外部复位 (XRS) 后的默认 PLL 配置。当 PLLCR 寄存器设置为 0x0000 时或在修改 PLLCR 寄存器已经被修改之后 PLL 锁定至新频率时，选择此模式。在此模式中，PLL 本身被旁路，但未关闭。 | 0, 1 2 3 | OSCCLK/4 OSCCLK/2 OSCCLK/1 |
| PLL 启用 | 通过将非零值 n 写入 PLLCR 寄存器来实现。在写入 PLLCR 时，此器件将在 PLL 锁定之前切换至 PLL 旁路模式。 | 0, 1 2 | OSCCLK*n/4 OSCCLK*n/2 |