uPP 接口是一种具有专用数据线和最小控制信号的高速并行接口。uPP 接口旨在轻松连接具有 8 位数据宽度的高速 ADC 或 DAC。它还可以与现场可编程门阵列 (FPGA) 或其他 uPP 器件相互连接，以实现高速数字数据传输。该接口可在接收模式或发送模式（单工模式）下工作。

uPP 接口包含内部 DMA 控制器，用于在高速数据传输期间最大程度地提高吞吐量并减少 CPU 开销。所有 uPP 事务都使用内部 DMA 将数据馈送至 I/O 通道或从 I/O 通道检索数据。即使只有一个 I/O 通道，DMA 控制器也包含两个 DMA 通道来支持数据交错模式，在该模式中，所有 DMA 资源都服务于单个 I/O 通道。

在此器件上，uPP 接口是 CPU1 子系统的专用资源。CPU1、CPU1.CLA1 和 CPU1.DMA 可以访问此模块。两个专用的 512 字节数据 RAM（也称为 MSG RAM）与 uPP 模块紧密耦合（ TX 和 RX 各耦合一个）。这些数据 RAM 用于存储大量数据，以避免频繁中断 CPU。只有 CPU1 和 CPU1.CLA1 可以访问这些数据 RAM。图 6-82 显示了此器件上的 uPP 集成。

图 6-82 uPP 集成

uPP 接口支持以下内容：

• 具有并行转换接口的主流高速数据转换器。
• 具有帧 START 指示的主流高速流接口。
• 具有数据 ENABLE （使能）指示的主流高速流接口。
• 具有同步 WAIT （等待）信号的主流高速流接口。
• SDR（单倍数据速率）或 DDR（双倍数据速率，交错）接口。
• 在 SDR 发送情况下交错式数据的多路复用。
• 在 DDR 情况下交错式数据的多路分离和多路复用。
• I/O 接口时钟频率对于 SDR 高达 50MHz（适用于 SDR），对于 DDR 高达 25MHz。
• 单通道 8 位输入接收或输出发送模式。
• 对于纯读或纯写，最大吞吐量为 50MB/s。
• 可作为 DSP 到 FPGA 通用流接口。

图 6-83 显示了 uPP 功能方框图。

图 6-83 uPP 功能方框图