米6体育平台手机版

PRODUCTION DATA

请参考 PDF 数据表获取器件具体的封装图。

节 7.11.2.3.9.1列出了 12 位模式下的 ADC 时序（SYSCLK 周期）。节 7.11.2.3.9.2列出了 16 位模式下的 ADC 时序。图 7-39 和图 7-40 显示了在下列假设下两个 SOC 的 ADC 转换时序：

表 7-13 列出了图 7-39 和图 7-40 中 ADC 时序参数的说明。

表 7-13 ADC 时序参数

参数	说明
t_SH	S+H 窗口的持续时间。在该窗口结束时，S+H 电容器上的值则变为待转换成数字值的电压。持续时间由 (ACQPS + 1) 个 SYSCLK 周期计算得出。ACQPS 可以为每个 SOC 单独配置，因此对于不同的 SOC，t_SH 不一定相同。注意：无论器件时钟设置如何，S+H 电容器上的值都将在 S+H 窗口结束前大约 5ns 时被采集。
t_LAT	从 S+H 窗口结束到 ADC 转换结果锁存到 ADCRESULTx 寄存器的时间。如果在此时间之前读取 ADCRESULTx 寄存器，将返回之前的转换结果。
t_EOC	从 S+H 窗口结束到下一个 ADC 转换 S+H 窗口可以开始的时间。后续采样可以在锁存转换结果之前开始。
t_INT	从 S+H 窗口结束到设置 ADCINT 标志（如果已配置）的时间。如果设置了 ADCCTL1 寄存器中的 INTPULSEPOS 位，t_INT 将与锁存到结果寄存器中的转换结果相一致。如果 INTPULSEPOS 位为 0，t_INT 将与 S+H 窗口的结束相一致。如果 t_INT 触发读取 ADC 结果寄存器（直接通过 DMA 读取或通过触发读取结果的 ISR 来间接读取），必须注意确保读取发生在结果锁存之后（否则，将读取之前的结果）。