ZHCSVS1A April 2024 – September 2024 TMS320F28P550SJ , TMS320F28P559SJ-Q1
PRODMIX
请参考 PDF 数据表获取器件具体的封装图。
以下模拟子系统方框图显示了不同集成模拟模块与器件引脚之间的连接。这些引脚分为两类:模拟模块输入/输出引脚和基准引脚。
基准引脚 VREFHI 和 VREFLO 可用于为相关 ADC 提供外部电压基准。VREFHI 还可用于为缓冲 DAC 提供电压基准。对于每个 CMPSS 或缓冲 DAC,基准选择是按模块配置的;使用模块的配置寄存器进行选择。
一些模拟引脚通过多路复用 AIO 和 AGPIO 支持数字功能。AIO 仅支持数字输入功能,而 AGPIO 支持全数字输入和输出功能。
下列注释适用于所有封装:
图 6-32 展示了 128/80 引脚 TQFP、64 引脚 LQFP 和 56 引脚 VQFN 的模拟子系统方框图。
图 6-33 展示了 100 引脚 LQFP 的模拟子系统方框图。
图 6-34 展示了模拟组连接的概览。
模拟引脚和内部连接 中给出了模拟引脚和内部连接。模拟信号说明列出了模拟信号的说明。
与 CMPSS 模块的输入连接可通过可编程输入多路复用器进行选择。图 6-34 演示了 CMPSS 模块、PGA 模块和 ADC 模块的输入多路复用器之间的连接。表 6-11 展示了 ADC 输入信号和 PGA 输入和输出信号到 CMPSS 多路复用器输入的映射。
CMPSSx 输入多路复用器 | CMP1 | CMP2 | CMP3 | CMP4 |
---|---|---|---|---|
HP0 | A2、B6、C9、PGA1_INP | A4、B8 | B2、C6、E12 | B4、C8 |
HP1 | A11、B10、C0、PGA2_OUT | A12 | B12、C2、PGA2_INM | A7、C3、D12、B30、E30 |
HP2 | A6、D14、E14(3) | A9 | A0、B15、C15、DACA_OUT | C1、E11、PGA3_INP |
HP3 | A15(2) | A10、B1、C10 | B3、PGA2_INP | C14 |
B0、C11(1) | ||||
HP4 | A1、B7、D11、CMP1_DACL | A14、B14、C4、PGA1_OUT | A8 | |
B0、C11(2) | ||||
HP5 | B5、D15、E15(4) | A5(1) | A3 | B11、D16、E16(4) |
HP6 | PGA1_OUT_INT | PGA3_OUT_INT | PGA2_OUT_INT | |
HP7 | TEMP SENSOR | |||
HN0 | A15(2) | A10、B1、C10 | B3、PGA2_INP | C14 |
HN1 | A11、B10、C0、PGA2_OUT | A12 | B12、C2、PGA2_INM | A7、B30、C3、D12、E30 |
LP0 | A2、B6、C9、PGA1_INP | A4、B8 | B2、C6、E12 | B4、C8 |
LP1 | A11、B10、C0、PGA2_OUT | A12 | B12、C2、PGA2_INM | A7、B30、C3、D12、E30 |
LP2 | A6、D14、E14(3) | A9 | A0、B15、C15、DACA_OUT | C1、E11、PGA3_INP |
LP3 | A15(2) | A10、B1、C10 | B3、PGA2_INP | C14 |
B0、C11(1) | ||||
LP4 | A1、B7、D11、CMP1_DACL | A14、B14、C4、PGA1_OUT | A8 | |
B0、C11(2) | ||||
LP5 | B5、D15、E15(4) | A5(1) | A3 | B11、D16、E16(4) |
LP6 | PGA1_OUT_INT | PGA3_OUT_INT | PGA2_OUT_INT | |
LN0 | A15 | A10、B1、C10 | B3、PGA2_INP | C14 |
LN1 | A11、B10、C0、PGA2_OUT | A12 | B12、C2、PGA2_INM | A7、C3、D12、B30、E30 |