ZHCSCX9 October   2014 RM41L232

PRODUCT PREVIEW Information. Product in design phase of development. Subject to change or discontinuance without notice.  

  1. 1器件概述
    1. 1.1 特性
    2. 1.2 应用
    3. 1.3 说明
    4. 1.4 功能方框图
  2. 2修订历史记录
  3. 3器件封装和引脚功能
    1. 3.1 PZ QFP 封装引脚分配（100 引脚）
    2. 3.2 引脚配置和功能
      1. 3.2.1  高端定时器 (N2HET)
      2. 3.2.2  增强型正交编码器脉冲模块 (eQEP)
      3. 3.2.3  通用输入/输出 (GIO)
      4. 3.2.4  控制器局域网络接口模块 (DCAN1，DCAN2)
      5. 3.2.5  多缓冲串行外设接口 (MibSPI1)
      6. 3.2.6  标准串行外设接口 (SPI2)
      7. 3.2.7  本地互连网络控制器 (LIN)
      8. 3.2.8  多缓冲模数转换器 (MibADC)
      9. 3.2.9  系统模块
      10. 3.2.10 错误信令模块 (ESM)
      11. 3.2.11 主振荡器
      12. 3.2.12 测试/调试接口
      13. 3.2.13 闪存
      14. 3.2.14 内核电源
      15. 3.2.15 I/O 电源
      16. 3.2.16 内核和 I/O 电源接地基准
    3. 3.3 输出复用和控制
      1. 3.3.1 输出多路复用的注意事项
      2. 3.3.2 多路复用控制寄存器的通用规则
    4. 3.4 特定复用选项
      1. 3.4.1 eQEP 输入过滤
        1. 3.4.1.1 eQEPA 输入
        2. 3.4.1.2 eQEPB 输入
        3. 3.4.1.3 eQEPI 输入
        4. 3.4.1.4 eQEPS 输入
      2. 3.4.2 N2HET PIN_nDISABLE 输入端口
  4. 4规范
    1. 4.1  自然通风运行温度范围内的最大绝对值，
    2. 4.2  处理额定值
    3. 4.3  上电小时数 (POH)
    4. 4.4  建议的运行条件
    5. 4.5  建议时钟域运行条件下的开关特性
    6. 4.6  要求等待状态
    7. 4.7  推荐运行条件内的功耗
    8. 4.8  PZ 的热阻特性
    9. 4.9  推荐运行条件下的输入/输出电气特性
    10. 4.10 输出缓冲器驱动强度
    11. 4.11 输入时序
    12. 4.12 输出时序
  5. 5系统信息和电气技术规范
    1. 5.1  电压监视器特性
      1. 5.1.1 重要考虑
      2. 5.1.2 电压监视器运行
      3. 5.1.3 电源过滤
    2. 5.2  电源排序和加电复位
      1. 5.2.1 加电顺序
      2. 5.2.2 断电序列
      3. 5.2.3 加电复位：nPORRST
        1. 5.2.3.1 nPORRST 电气和时序要求
    3. 5.3  热复位 (nRST)
      1. 5.3.1 热复位的原因
      2. 5.3.2 nRST 时序要求
    4. 5.4  ARM Cortex-R4 CPU 信息
      1. 5.4.1 ARM Cortex-R4 CPU 的特性概要
      2. 5.4.2 由软件启用的 ARM Cortex-R4 CPU 的功能
      3. 5.4.3 双内核执行
      4. 5.4.4 GCLK 之后的双重 CPU 时钟树
      5. 5.4.5 ARM Cortex-R4 CPU 用于安全目的的比较模块 (CCM)
      6. 5.4.6 CPU 自检
        1. 5.4.6.1 针对 CPU 自检的应用序列
        2. 5.4.6.2 CPU 自检时钟配置
        3. 5.4.6.3 CPU 自检范围
    5. 5.5  时钟
      1. 5.5.1 时钟源
        1. 5.5.1.1 主振荡器
          1. 5.5.1.1.1 针对主振荡器的时序要求
        2. 5.5.1.2 低功耗振荡器
          1. 5.5.1.2.1 特性
          2. 5.5.1.2.2 LPO 电气和时序技术规格
        3. 5.5.1.3 锁相环 (PLL) 时钟模块
          1. 5.5.1.3.1 方框图
          2. 5.5.1.3.2 PLL 时序技术规格
      2. 5.5.2 时钟域
        1. 5.5.2.1 时钟域说明
        2. 5.5.2.2 将时钟域映射到器件模块
      3. 5.5.3 时钟测试模式
    6. 5.6  时钟监视
      1. 5.6.1 时钟监视时序
      2. 5.6.2 外部时钟 (ECLK) 输出功能
      3. 5.6.3 双时钟比较器
        1. 5.6.3.1 特性
        2. 5.6.3.2 DCC 时钟源中断的映射
    7. 5.7  去毛刺脉冲滤波器
    8. 5.8  器件存储器映射
      1. 5.8.1 存储器映射图
      2. 5.8.2 存储器映射表
      3. 5.8.3 主器件/从器件访问权限
    9. 5.9  闪存存储器
      1. 5.9.1 闪存存储器配置
      2. 5.9.2 闪存模块的主要特性
      3. 5.9.3 针对闪存访问的 ECC 保护
      4. 5.9.4 闪存访问速度
    10. 5.10 程序闪存的闪存编程和擦除时序
    11. 5.11 闪存编程和擦除时序数据闪存
    12. 5.12 紧耦合 RAM 接口模块
      1. 5.12.1 特性
      2. 5.12.2 TCRAMW ECC 支持
    13. 5.13 用于外设 RAM 访问的奇偶校验保护
    14. 5.14 片载 SRAM 初始化和测试
      1. 5.14.1 使用 PBIST 的片载 SRAM 自检
        1. 5.14.1.1 特性
        2. 5.14.1.2 PBIST RAM 组
      2. 5.14.2 片载 SRAM 自动初始化
    15. 5.15 矢量中断管理器
      1. 5.15.1 VIM 特性
      2. 5.15.2 中断请求分配
    16. 5.16 实时中断模块
      1. 5.16.1 特性
      2. 5.16.2 方框图
      3. 5.16.3 时钟源选项
    17. 5.17 错误信令模块
      1. 5.17.1 特性
      2. 5.17.2 ESM 通道分配
    18. 5.18 复位/异常中断/错误状态
    19. 5.19 数字窗口式看门狗
    20. 5.20 调试子系统
      1. 5.20.1 方框图
      2. 5.20.2 调试组件内存映射
      3. 5.20.3 JTAG 识别代码
      4. 5.20.4 调试 ROM
      5. 5.20.5 JTAG 扫描接口时序
      6. 5.20.6 高级 JTAG 安全模块
      7. 5.20.7 边界扫描链
  6. 6外设信息和电气技术规范
    1. 6.1 外设图例
    2. 6.2 多缓冲12位模数转换器
      1. 6.2.1 特性
      2. 6.2.2 事件触发选项
        1. 6.2.2.1 MIBADC 事件触发接线
      3. 6.2.3 ADC 电气和时序技术规格
      4. 6.2.4 性能（精度）技术规格
        1. 6.2.4.1 MibADC 非线性误差
        2. 6.2.4.2 MibADC 总误差
    3. 6.3 通用输入/输出
      1. 6.3.1 特性
    4. 6.4 增强型高端定时器 (N2HET)
      1. 6.4.1 特性
      2. 6.4.2 N2HET RAM 组织结构
      3. 6.4.3 输入时序技术规格
      4. 6.4.4 N2HET 校验
        1. 6.4.4.1 使用双时钟比较器 (DCC) 的输出监视
      5. 6.4.5 禁用 N2HET 输出
      6. 6.4.6 高端定时器发送单元 (N2HET)
        1. 6.4.6.1 特性
        2. 6.4.6.2 触发连接
    5. 6.5 控制器局域网络 (DCAN)
      1. 6.5.1 特性
      2. 6.5.2 电气和时序技术规格
    6. 6.6 本地互连网络接口 (LIN)
      1. 6.6.1 LIN 特性
    7. 6.7 多缓冲/标准串行外设接口
      1. 6.7.1 特性
      2. 6.7.2 MibSPI 发送和接收 RAM 组织结构
      3. 6.7.3 MibSPI 发送触发事件
        1. 6.7.3.1 MIBSPI1 事件触发接线
      4. 6.7.4 MibSPI/SPI 主控模式 I/O 时序规范
      5. 6.7.5 SPI 受控模式 I/O 时序
    8. 6.8 增强型正交编码器 (eQEP)
      1. 6.8.1 针对 eQEPx 模块的时钟使能控制
      2. 6.8.2 使用 eQEP 相位误差
      3. 6.8.3 到 eQEPx 模块的输入连接
      4. 6.8.4 增强型正交编码器脉冲 (eQEPx) 时序
  7. 7器件和文档支持
    1. 7.1 器件支持
      1. 7.1.1 开发支持
        1. 7.1.1.1 开始使用
      2. 7.1.2 器件命名规则
    2. 7.2 文档支持
      1. 7.2.1 米6体育平台手机版_好二三四 (TI) 相关文档
    3. 7.3 社区资源
    4. 7.4 商标
    5. 7.5 静电放电警告
    6. 7.6 术语表
    7. 7.7 器件识别码寄存器
    8. 7.8 芯片识别寄存器
    9. 7.9 模块认证
      1. 7.9.1 DCAN 认证
      2. 7.9.2 LIN 认证
        1. 7.9.2.1 LIN 主控模式
        2. 7.9.2.2 LIN 受控模式 - 固定波特率
        3. 7.9.2.3 LIN 受控模式 - 自适应波特率
  8. 8机械、封装和可订购米6体育平台手机版_好二三四附录
    1. 8.1 封装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

4 规范

4.1 自然通风运行温度范围内的最大绝对值，(1)

最小值 最大值 单位
电源电压范围： VCC(2) -0.3 1.43 V
VCCIO，VCCP(2) -0.3 4.6 V
VCCAD -0.3 3.6 V
输入电压范围： 所有的输入引脚 -0.3 4.6 V
ADC 输入引脚 -0.3 4.6 V
输入钳位电流： IIK(VI<0 或 VI>VCCIO)
所有引脚，除了 ADIN[21:20,17:16,11:0]		 -20 +20 mA
IIK(VI<0 或 VI>VCCAD)
ADIN[21:20,17:16,11:0]		 -10 +10 mA
总计 -40 +40 mA
自然通风运行温度范围，TA： -40 105 °C
运行结温范围，TJ： -40 130 °C
锁断性能： I 测试，所有 I/O 引脚 -100 +100 mA
(1) 超出“最大绝对额定值”下列出的值的应力可能会对器件造成永久损坏。 这些仅为在应力额定值下的工作情况，对于额定值下的器件的功能性操作或者在超出“推荐的操作条件”下的任何其它情况，在此并未说明。 长时间运行在最大绝对额定条件下会影响设备的可靠性。
(2) 长时间在最大额定值条件下运行有可能会影响器件可靠性。 所有电压值均是相对于和它们相连的地线。

4.2 处理额定值

最小值 最大值 单位
Tstg 储存温度范围 -65 150 °C
VESD 静电放电 (ESD) 性能： 人体模型 (HBM)，符合 ANSI/ESDA/JEDEC JS001(1) -2 2 kV
充电器件模型 (CDM)，符合 JESD22-C101(2) 所有引脚 -250 250 V
(1) JEDEC 文档 JEP155 规定：500V HBM 允许在标准 ESD 控制流程下安全生产。
(2) JEDEC 文档 JEP157 规定：250V CDM 允许在标准 ESD 控制流程下安全生产。

4.3 上电小时数 (POH)

为方便起见，本节单独提供，并且未扩展或修改适用于 TI 半导体米6体育平台手机版_好二三四的 TI 标准条款和条件下提供的保修范围。 中所示的值。

POH 是电压、温度和时间的函数。 如果在较高电压和温度下使用，实现相同可靠性性能的 POH 会减少。

可靠性数据基于与 100000 上电小时（结温温度 105°C）等效的温度系统配置。

4.4 建议的运行条件(1)

最小值 标称值 最大值 单位
VCC 数字逻辑电源电压（内核） 1.14 1.2 1.32 V
VCCIO 数字逻辑电源电压 (I/O) 3 3.3 3.6 V
VCCAD/VADREFHI MibADC 电源电压/模数转换高电压基准源 3 3.3 3.6 V
VCCP 闪存泵电源电压 3 3.3 3.6 V
VSS 数字逻辑电源接地 0 V
VSSAD/VADREFLO MibADC 电源接地/模数转换低电压基准源 -0.1 0.1 V
VSLEW 针对 VCCIO，VCCAD 和 VCCP 电源的最大正转换率 1 V/µs
TA 自然通风工作温度范围 -40 105 °C
TJ 工作结温(2) -40 130 °C
(1) 所有的电压都以 VSS为基准，除了 VCCAD以VSSAD为基准
(2) 可靠性数据基于与 100000 小时加电小时（结温温度 105°C）等效的温度系统配置

4.5 建议时钟域运行条件下的开关特性

Table 4-1 时钟域时序规范

参数 条件 最小值 最大值 单位
fHCLK HCLK - 系统时钟频率 80 MHz
fGCLK GCLK - CPU 时钟频率（比率 fGCLK :fHCLK=1:1） fHCLK MHz
fVCLK VCLK - 初级外设时钟频率 80 MHz
fVCLK2 VCLK2 - 次级外设时钟频率 80 MHz
fVCLKA1 VCLKA1- 初级异步外设时钟频率 80 MHz
fRTICLK RTICLK - 时钟频率 fVCLK MHz

4.6 要求等待状态

TCM RAM 可支持 CPU 全速编程和取数据，而无需任何地址或数据等待状态。 没有需要为 RAM 等待状态编程的寄存器。

TCM 闪存可支持零地址和非管道模式中高达 45MHz CPU 速度的数据等待状态。在无地址等待状态和数据等待状态下，在管道模式中，该闪存支持 80MHz 的最大 CPU 时钟速率。

正确的等待状态应在寄存器字段地址设置等待状态使能 (ASWSTEN 0xFFF87000[4])、随机等待状态 (RWAIT 0xFFF87000[11:8]) 和仿真等待状态 (EWAIT 0xFFF872B8[19:16]) 中设置，如下面的Figure 4-1 所示。

wait_states_f4_pns186.gifFigure 4-1 等待状态机制

闪存包装程序默认为非管道模式，其中禁用地址等待状态，ASWSTEN=0；主内存随机读取数据等待状态，RWAIT=1；仿真内存随机读取等待状态，EWAIT=1。

4.7 推荐运行条件内的功耗

参数 测试条件 最小值 典型值 最大值 单位
ICC VCC 数字电源电流（工作模式）

fHCLK = 80MHz

 135(2) mA
VCC 数字电源电流（LBIST 模式）

LBIST 时钟速率 = 45MHz

 145(3)(4) mA
VCC 数字电源电流（PBIST 模式） PBIST ROM 时钟频率 = 80MHz 135(3)(4) mA
ICCREFHI ADREFHI电源电流（运行模式） ADREFHImax 3 mA
ICCAD VCCAD 电源电流（工作模式） VCCADmax 45(1) mA
ICCIO VCCIO 数字电源电流（工作模式）。 无直流负载，VCCmax
ICCP VCCP泵电源电流 读取模式
ICCP，ICCIO，ICCAD 3.3V 电源电流 从一组中读取并编程或擦除另外一组，VCCPmax 65(1) mA
(1) 三个组合电源的最大电流要求
(2) 可降低最大 ICC 值
  • 随电压线性变化
  • 对于较低工作频率，在 fHCLK= fVCLK 时，减小比率为 0.76 mA/MHz
  • 对于较低结温温度，减小比率由以下等式给出，其中，TJK 是单位为开 (Kelvin) 的结温温度，结果的单位为毫安培。

    60 - 0.001 e0.026 TJK
(3) 可降低最大 ICC，值
  • 随电压线性变化
  • 对于较低结温温度，减小比率由以下等式给出，其中，TJK 是单位为开 (Kelvin) 的结温温度，结果的单位为毫安培。

    60 - 0.001 e0.026 TJK
(4) LBIST 和 PBIST 电流持续时间短，通常少于 10ms。 通常在器件和稳压器的热计算中将它们忽略

4.8 PZ 的热阻特性

Table 4-2给出了 PQFP-PZ 机械封装的热敏电阻特性。

Table 4-2 热敏电阻特性
（S-PQFP 封装）[PZ]

参数 °C/W
RθJA 48
RθJC 5

4.9 推荐运行条件下的(1)输入/输出电气特性

参数 测试条件 最小值 典型值 最大值 单位
Vhys 输入滞后 所有输入 180 mV
VIL 低电平输入电压 所有输入(2) -0.3 0.8 V
VIH 高电平输入电压 所有输入(2) 2 VCCIO + 0.3 V
VOL 低电平输出电压 IOL = IOLmax 0.2 VCCIO V
IOL = 50µA，标准输出模式 0.2
VOH 高电平输出电压 IOH = IOHmax 0.8 VCCIO V
IOH = 50µA，标准输出模式 VCCIO - 0.3
IIC 输入钳位电流（I/O 引脚） VI < VSSIO - 0.3 或 VI> VCCIO + 0.3 -3.5 3.5 mA
II 输入电流（I/O 引脚） IIH 下拉 20µA VI = VCCIO 5 40 µA
IIH 下拉 100µA VI = VCCIO 40 195
IIL 上拉 20µA VI = VSS -40 -5
IIL 上拉 100µA VI = VSS -195 -40
所有其他引脚 无上拉或下拉 -1 1
CI 输入电容 2 pF
CO 输出电容 3 pF
(1) 源电流（器件输出）为负，而灌电流（器件输入）为正。
(2) 这并不适用于 nPORRST 引脚。

4.10 输出缓冲器驱动强度

Table 4-3 输出缓冲器驱动强度

低电平输出电流，
IOL，此时 VI = VOLmax
或
高电平输出电流，
IOH，此时 VI = VOHmin		 信号
8mA

EQEPI，EQEPS，

TMS，TDI，TDO，RTCK，

nERROR
4mA

TEST，

MIBSPI1SIMO，MIBSPI1SOMI，MIBSPI1CLK，SPI3CLK，SPI3SIMO，SPI3SOMI，

nRST
2mA 零主导

AD1EVT，

CAN1RX，CAN1TX，CAN2RX，CAN2TX，

GIOA[0-7]，

LINRX，LINTX，

MIBSPI1NCS[0-3]，MIBSPI1NENA

N2HET[0]，N2HET[2]，N2HET[4]，N2HET[6]，N2HET[8]，N2HET[10]，N2HET[12]，N2HET[14]，N2HET[16]，N2HET[18]，N2HET[22]，N2HET[24]，

SPI2NCS[0-3]，SPI3NENA，SPI3NCS[0]
可选 8mA/2mA

ECLK，

SPI2CLK，SPI2SIMO，SPI2SOMI

输出缓冲器对于这些信号的缺省驱动强度为 8mA。

Table 4-4 可选 8mA/2mA 控制

信号 控制位 地址 8mA 2mA
ECLK SYSPC10[0] 0xFFFF FF78 0 1
SPI2CLK SPI2PC9[9](1) 0xFFF7 F668 0 1
SPI2SIMO SPI2PC9[10](1) 0xFFF7 F668 0 1
SPI2SOMI SPI2PC9[11](1) 0xFFF7 F668 0 1
(1) 不要对 SPI2PC9[31.16] 进行字节或半字写入操作，这是因为这样会不小心改变 SPI2 引脚的驱动强度

4.11 输入时序

ttl_inputs_pns160.gifFigure 4-2 TTL - 电平输入

Table 4-5 对于输入的时序要求(1)

最小值 最大值 单位
tpw 输入最小脉冲宽度 tc(VCLK)+ 10(2) ns
(1) tc(VCLK) = 外设 VBUS 时钟周期时间 = 1/f(VCLK)
(2) 上面显示的时序仅对在 GIO 模式中使用的引脚有效。

4.12 输出时序

Table 4-6 输出时序与负载电容 (CL) 间关系的开关特性

参数 最小值 最大值 单位
上升时间，tr 8mA 引脚 CL=15pF 2.5 ns
CL = 50pF 4
CL = 100pF 7.2
CL = 150pF 12.5
下降时间，tf CL = 15pF 2.5 ns
CL = 50pF 4
CL = 100pF 7.2
CL = 150pF 12.5
上升时间，tr 4mA 引脚 CL=15pF 5.6 ns
CL = 50pF 10.4
CL = 100pF 16.8
CL = 150pF 23.2
下降时间，tf CL = 15pF 5.6 ns
CL = 50pF 10.4
CL = 100pF 16.8
CL = 150pF 23.2
上升时间，tr 2mA-z 引脚 CL=15pF 8 ns
CL = 50pF 15
CL = 100pF 23
CL = 150pF 33
下降时间，tf CL = 15pF 8 ns
CL = 50pF 15
CL = 100pF 23
CL = 150pF 33
上升时间，tr 可选的 8mA/2mA-z 引脚 8mA 模式 CL = 15pF 2.5 ns
CL = 50pF 4
CL = 100pF 7.2
CL = 150pF 12.5
下降时间，tf CL = 15pF 2.5 ns
CL = 50pF 4
CL = 100pF 7.2
CL = 150pF 12.5
上升时间，tr 2mA-z 模式 CL=15pF 8 ns
CL = 50pF 15
CL = 100pF 23
CL = 150pF 33
下降时间，tf CL = 15pF 8 ns
CL = 50pF 15
CL = 100pF 23
CL = 150pF 33
cmos_outputs_pns160.gifFigure 4-3 CMOS 电平输出

Table 4-7 对于输入的时序要求(1)

参数 最小值 最大值 单位
td（并行输出） 通用输出信号从低到高或从高到低转换间的延迟可由一个应用并行配置，例如 GIOA 端口中的所有信号，或所有 N2HET 信号。 5 ns
(1) 这个技术规格并未将任何输出缓冲器驱动强度差异或者任何外部电容负载差异计算在内。 检查Table 4-3每个信号上的输出缓冲器驱动强度信息。
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |