ZHCSP70 January 2024 TMUX7212M
PRODUCTION DATA
5 引脚配置和功能
图 5-1 PW 封装，16 引脚 TSSOP（顶视图）表 5-1 引脚功能
| 引脚 | 类型(1) | 说明(2) | |
|---|---|---|---|
| 名称 | 编号 | ||
| D1 | 2 | I/O | 漏极引脚 1。可以是输入或输出。 |
| D2 | 15 | I/O | 漏极引脚 2。可以是输入或输出。 |
| D3 | 10 | I/O | 漏极引脚 3。可以是输入或输出。 |
| D4 | 7 | I/O | 漏极引脚 4。可以是输入或输出。 |
| GND | 5 | P | 接地 (0V) 基准 |
| N.C. | 12 | — | 无内部连接。可短接到 GND 或保持悬空。 |
| S1 | 3 | I/O | 源极引脚 1。可以是输入或输出。 |
| S2 | 14 | I/O | 源极引脚 2。可以是输入或输出。 |
| S3 | 11 | I/O | 源极引脚 3。可以是输入或输出。 |
| S4 | 6 | I/O | 源极引脚 4。可以是输入或输出。 |
| SEL1 | 1 | I | 逻辑控制输入 1，具有内部 4MΩ 下拉电阻。控制通道 1 的状态，如节 8.5 所示。 |
| SEL2 | 16 | I | 逻辑控制输入 2，具有内部 4MΩ 下拉电阻。控制通道 2 的状态，如节 8.5 所示。 |
| SEL3 | 9 | I | 逻辑控制输入 3，具有内部 4MΩ 下拉电阻。控制通道 3 的状态，如节 8.5 所示。 |
| SEL4 | 8 | I | 逻辑控制输入 4，具有内部 4MΩ 下拉电阻。控制通道 4 的状态，如节 8.5 所示。 |
| VDD | 13 | P | 正电源。该引脚是正电源电势最高的引脚。为了实现可靠运行，应在 VDD 和 GND 之间连接一个 0.1µF 至 10µF 的去耦电容器。 |
| VSS | 4 | P | 负电源。该引脚是负电源电势最高的引脚。在单电源应用中，该引脚可以接地。为了实现可靠运行，应在 VSS 和 GND 之间连接一个 0.1µF 至 10µF 的去耦电容器。 |
(1) I = 输入，O = 输出，I/O = 输入和输出，P = 电源。
(2) 有关如何处理未使用的引脚的信息，请参阅节 8.4。