当配置为延迟发生器 (DLY) 时，该宏单元根据计数器 DATA 和 CLK 输入频率延迟输入，并推迟上升沿和/或下降沿。要延迟的边沿由边沿选择参数选择，可配置为：

• 上升：仅在 IN 的上升沿延迟。

• 下降：仅在 IN 的下降沿延迟。

• 两者：在 IN 的上升沿和下降沿均延迟。

对于延迟应用，建议使用较大的计数器数据值以减小误差。如果输入脉冲宽度短于指定的延迟时间，则该脉冲将被滤除。该功能对于抗尖峰脉冲非常有用。

如果使用片上振荡器，则会引入延迟误差或偏移，具体取决于 OSC 是被设置为“强制上电”还是“自动上电”。在时钟同步的延迟计算中还包括额外的 2 个时钟周期，但可以选择绕过时钟同步。

延迟时间的计算公式为 DELAY = (DATA + (t_{d_err} or t_{d_os}) + 2)/f_CLK。

当 OSC 被设置为“自动上电”并且 DLY 宏单元随后在先前输出出现之前被触发时，OSC 将继续计时，并且 DLY 将在下一个上升沿开始。因此，可以计算后续延迟，就好像 OSC 被设置为“强制上电”一样。

图 7-11 展示了延迟宏单元运行被设置为双边沿延迟和数据 = 1 的示例。

图 7-12 展示了 OSC 被设置为“自动上电”时连续触发的两个不同延迟宏单元的示例时序。