TPLD801-Q1 具有一个上电复位 (POR) 宏单元，可确保正确的器件初始化并确保器件中的所有宏单元正常运行。POR 电路的目标是在 V_CC 电源首次施加到器件时以及在断电期间 V_CC 下降时具有一致的行为和可预测的结果。为了实现这一目标，POR 驱动定义的内部事件序列，触发器件内部不同宏单元状态的更改，并最终触发 I/O 引脚状态的更改。

当器件电源 (V_CC) 升至大约 V_PORR 并且器件完全启动时，上电复位 (POR) 宏单元将产生逻辑高电平信号作为输出。所有输出均处于高阻状态，芯片开始从 OTP 加载数据。内部宏单元复位信号被释放，所有寄存器被初始化为默认状态。图 7-19 展示了 POR 系统生成启用某些宏单元的信号序列。

图 7-19 POR 序列

如图 7-19 所示，在 V_CC 开始增大并超过 V_PORR 阈值后：

• 首先，片上 OTP 存储器复位。
• 接下来，器件从 OTP 存储器读取数据，并传输该信息以配置每个宏单元和连接多路复用器。
• 第三阶段复位配置为输入的 GPIO，然后启用这些 GPIO。
• 之后，LUT 复位并变为活动状态。在 LUT 之后，延迟单元、OSC、DFF、锁存器和管道延迟被初始化。
• 所有宏单元初始化后，POR 宏单元产生的内部 POR 信号由低电平变为高电平。
• 器件要初始化的最后一部分是输出引脚，此时这些引脚从高阻抗转变为活动状态。

延迟块将在启动序列期间将其输入传递到输出，而不延迟每个配置的信号，因此在 DLY 输入前面添加的将 DLY 输入和 POR 进行与运算的 LUT 会保证输入信号不显示，直到器件完全上电。

GPIO 快速充电：可以选择将 2kΩ 电阻器与任何配置的开路/下拉电阻器并联，以帮助输入更快地达到正确的电压，特别是在存在较大电容的情况下。在 POR 序列完成之前，10kΩ、100kΩ 和 1MΩ GPIO 上拉/下拉电阻器不会启用。

初始化：所有内部宏单元默认初始化为低电平。从 V_CC 超过 V_PORR 开始，TPLD801-Q1 中的宏单元上电并强制进入复位状态。

POR 信号变为高电平表明上述上电序列已完成。