TPLD801-Q1 具有一个输入和五个多功能 I/O 引脚。GPIO 引脚可用作用户定义的输入、输出或特殊功能。

输入模式：将引脚配置为输入时，可以使用以下选项：

• 不具有施密特触发的数字输入
• 具有施密特触发的数字输入
• 低电压数字输入

低电压数字输入的 V_IH/V_IL 规格低于不具有施密特触发的数字输入。这允许从任何低于 V_CC 且符合低电压数字输入 V_IH 和 V_IL 规格的电压域向上转换。以下引脚还具有提供特殊功能的选项：

• IO1：外部时钟输入

输出模式：将引脚配置为输出时，可以使用以下选项（提供了可编程驱动强度）：

• 1x 推挽输出
• 2x 推挽输出
• 1x 开漏 NMOS 输出
• 2x 开漏 NMOS 输出
• 1x 开漏 PMOS 输出
• 2x 开漏 PMOS 输出

上拉/下拉电阻器：所有 I/O 引脚都可以选择连接到引脚结构的用户可选电阻器。这些电阻器的可选阻值为 10kΩ、100kΩ 和 1MΩ。内部电阻器可以配置为上拉电阻器或下拉电阻器。在 InterConnect Studio 中进行设计时，设计中未使用的任何引脚默认配置为连接一个 1MΩ 的下拉电阻器。此外，在上电事件之后，所有端口都处于高阻态，直到上电复位序列完成。