7.4.9 启动和转换器运行

在 PSE 向 PD 提供完整电压之前，内部 PoE UVLO（欠压闭锁）电路会使热插拔开关保持关闭。这样可以防止下游转换器电路在检测和分类期间加载 PoE 输入。在 PD 断电期间，转换器电路将使 C_BULK 放电。因此，在刚向 PD 施加完整电压后，V_(VDD-RTN) 将呈现较低的电压（如Figure 17 所示）。PSE 一旦决定为 PD 供电，就会将 PI 电压驱动到工作范围内。当 V_VDD 上升至高于 UVLO 导通阈值（V_{UVLO_R}，约为 38V）且 RTN 为高电平时， TPS2372-3 和 TPS2372-4 将使热插拔 MOSFET 进入浪涌电流限制状态（ TPS2372-3 约为 200mA， TPS2372-4 约为 335mA，如Figure 19 所示）。PG 引脚将处于低电平状态，同时，C_BULK 会充电，而 V_RTN 从 V_VDD 下降至接近 V_VSS。在该过程中，PG 输出保持低电平，以免在 V_VDD 和 V_RTN 之间增加负载（这可能会阻止成功启动 PD 以及后续成功启动转换器）。一旦浪涌电流下降至浪涌电流限值下方大约 10%，PD 电流限值就会切换到运行电平（ TPS2372-3 大约为 1.85A， TPS2372-4 大约为 2.2A）。

此外，如Figure 19 所示，一旦浪涌持续时间也已经超过约 81.5ms，如果 IRSHDL_EN 断开（如果连接到 RTN，此延迟将不适用），PG 输出将变为高阻抗，充电允许下游转换器电路启动。 在典型的照明 应用中，这会允许低功率转换器开始为微控制器供电，进而随后开启高功率 LED 驱动器。 如Figure 20 所示，转换器软启动功能会在转换到较高功率模式之前引入一个额外的轻微延迟。 TPH、TPL 和 BT 输出将在 t_TPLHBT 时间内启用（在 PG 从低电平变为断开状态之后）。

Figure 19. 加电和启动

Figure 20. 加电和启动

如果 V_VDD-V_VSS 下降至低于 PoE UVLO 下限（V_{UVLO_F}，约为 32V），则会关闭热插拔开关，但 PG 输出会保持高阻抗，允许转换器继续运行，直到转换器的 UVLO 阈值达到为止。