ZHCSHP2B October 2017 – November 2018 TPS2372
PRODUCTION DATA.
引脚 | I/O | 说明 | |
---|---|---|---|
名称 | 编号 | ||
VDD | 1 | I | 连接到正极 PoE 输入电源轨。通过 0.1µF 电容旁路至 VSS。 |
DEN | 2 | I/O | 在 DEN 至 VDD 之间连接一个 24.9kΩ 电阻可提供 PoE 检测特征。在供电运行期间,将 DEN 拉至 VSS 可禁用导通 MOSFET。 |
CLSA | 3 | O | 在 CLSA 至 VSS 之间连接一个电阻 可设定第一分类电流。 |
VSS | 4、5 | — | 连接到源自 PoE 源的负电源导轨。 |
CLSB | 6 | O | 在 CLSB 至 VSS 之间连接一个电阻 可设定第二分类电流。 |
REF | 7 | O | 内部 1.5V 电压基准。在 REF 至 VSS 之间接精度为 1% 的 49.9kΩ 电阻。 |
AMPS_CTL | 8 | O | 自动 MPS 控制。在 AMPS_CTL 至 VSS 之间连接一个具有合适额定功率(用于支持 MPS 电流)的电阻可设定 MPS 电流幅度。保持 AMPS_CTL 断开可禁用自动 MPS 功能。 |
MPS_DUTY | 9 | I | MPS 占空比选择输入,以 VSS 为基准,在内部由精密电流源驱动(电压限制在大约 5.5V 以下)。一个连接到 VSS 的电阻将决定选择的 MPS 占空比是 5.4%(断开)、8.1%(大约 60.4kΩ)还是 12.5%(短接)。 |
AUTCLS | 10 | I | Autoclass 使能输入。仅在分类时在内部上拉至 5.5V 内部电源轨,在其他情况中应下拉以最大限度降低功耗。拉低(至 VSS)可在分类过程中启用 Autoclass 功能。其他情况下保持断开。 |
RTN | 11、12 | — | PoE 导通 MOSFET 的漏极。从负载到控制器的回路。 |
PG | 13 | O | 电源正常状态输出。开漏输出,高电平有效(以RTN为基准)。 |
NC | 14、15 | — | 无连接 |
IRSHDL_EN | 16 | I | PSE 浪涌延迟(大约 81.5ms)启用,以 RTN 为基准,在内部上拉至 5.5V 内部电源轨。保持断开可启用浪涌延迟。 |
TPL | 17 | O | PSE 分配的功率输出,二进制编码。开漏输出,高电平有效(以RTN为基准)。 |
TPH | 18 | O | |
BT | 19 | O | 表示已识别到应用 IEEE802.3bt(3 型或 4 型)相互识别方案的 PSE。以 RTN 为基准的漏极开路低电平有效输出。 |
NC | 20 | — | 无连接引脚。保持断开。 |
Pad | — | — | 外露散热焊盘必须连接到 VSS。需要一个较大的填充面积来帮助散热。 |