ZHCSGU9C June 2017 – November 2018 TPS2373
PRODUCTION DATA.
5 引脚配置和功能
RGW 封装
20 引脚 VQFN
俯视图
引脚功能
| 引脚 | I/O | 说明 | |
|---|---|---|---|
| 名称 | 编号 | ||
| VDD | 1 | I | 连接到正极 PoE 输入电源轨。通过 0.1µF 电容旁路至 VSS。 |
| DEN | 2 | I/O | 在 DEN 至 VDD 之间连接一个 24.9kΩ 电阻可提供 PoE 检测特征。在供电运行期间，将 DEN 拉至 VSS 可禁用导通 MOSFET。 |
| CLSA | 3 | O | 在 CLSA 至 VSS 之间连接一个电阻 可设定第一分类电流。 |
| VSS | 4、5 | — | 连接到源自 PoE 源的负电源导轨。 |
| CLSB | 6 | O | 在 CLSB 至 VSS 之间连接一个电阻 可设定第二分类电流。 |
| REF | 7 | O | 内部 1.5V 电压基准。在 REF 至 VSS 之间接精度为 1% 的 49.9kΩ 电阻。 |
| AMPS_CTL | 8 | O | 自动 MPS 控制。在 AMPS_CTL 至 VSS 之间连接一个具有合适额定功率（用于支持 MPS 电流）的电阻可设定 MPS 电流幅度。保持 AMPS_CTL 断开可禁用自动 MPS 功能。 |
| MPS_DUTY | 9 | I | MPS 占空比选择输入，以 VSS 为基准，在内部由精密电流源驱动（电压限制在大约 5.5V 以下）。一个连接到 VSS 的电阻将决定选择的 MPS 占空比是 5.4%（断开）、8.1%（大约 60.4kΩ）还是 12.5%（短接）。 |
| APD | 10 | I | 辅助电源检测输入。将值升高到比 RTN 高出 1.65V 可禁用导通 MOSFET、强制 TPH 处于有效状态（低电平）并强制 TPL 和 /BT 处于非活动状态（断开）。如果不使用 APD，应将其连接到 RTN。 |
| RTN | 11、12 | — | PoE 导通 MOSFET 的漏极。从负载到控制器的回路。 |
| PG | 13 | O | 电源正常状态输出。开漏输出，高电平有效（以RTN为基准）。 |
| VC_OUT | 14 | O | VC 输出。连接到 PWM 控制器的低电压电源引脚。在大多数应用中通过 1µF 电容 旁路至 RTN。如果 应用 需要使用 12V 适配器供电，则需要更大容值的电容。 |
| VC_IN | 15 | I | VC 输入。连接到辅助偏置电压源（通常源自转换器的电源变压器的辅助绕组）。通过 0.1µF 电容旁路至 RTN。 |
| UVLO_SEL | 16 | I | UVLO 选择，以 RTN 为基准，在内部上拉至 5.5V 内部电源轨。当所选 PWM 具有高于 7.25V 的下降 UVLO 时保持断开。如果 UVLO_SEL 处于 4.25V 和 7.25V 之间，应将其拉低。 |
| TPL | 17 | O | PSE 分配的功率输出，二进制编码。开漏输出，高电平有效（以RTN为基准）。如果通过 APD 输入检测到辅助电源适配器，则 TPL 变为断开状态并且 TPH 将拉低。 |
| TPH | 18 | O | |
| BT | 19 | O | 表示已识别到应用 IEEE802.3bt（3 型或 4 型）相互识别方案的 PSE。以 RTN 为基准的漏极开路低电平有效输出。如果检测到辅助电源适配器，则 /BT 变为断开状态。 |
| NC | 20 | — | 无连接引脚。保持断开。 |
| Pad | — | — | 外露散热焊盘必须连接到 VSS。需要一个较大的填充面积来帮助散热。 |