ZHCSLX0A June 2020 – September 2020 TPS23734
PRODUCTION DATA
VVDD-VSS 低于分级阈值下限时,TPS23734 处于检测模式。当输入电压上升至高于 VCL_ON 时,DEN 引脚会进入漏极开路状态以节能。在检测时,RTN 为高阻抗,几乎所有的内部电路都被禁用,且 DEN 引脚拉至 VSS。25.5kΩ (±1%) 的 RDEN 可呈现正确的特征。这可能是一个小型低功耗电阻,因为其负荷仅为约 5mW。有效的 PD 检测特征是在 PI 位置有 23.75kΩ 到 26.25kΩ 的增量电阻。
PSE 在 PI 位置看到的检测电阻是输入电桥电阻与一个并联组合电阻(即 RDEN 与 TPS23734 偏置负载)串联的结果。向 PI 施加 2.7V 电压时,输入二极管电桥的增量电阻大小可能为数百欧,且流耗极低。在检测期间,输入电桥电阻会由 TPS23734 的有效电阻进行部分取消。