ZHCSX80 October   2024 TPS25763-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较表
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  建议元件
    5. 6.5  热性能信息
    6. 6.6  降压/升压稳压器
    7. 6.7  CC 电缆检测参数
    8. 6.8  CC VCONN 参数
    9. 6.9  CC PHY 参数
    10. 6.10 热关断特性
    11. 6.11 振荡器特性
    12. 6.12 ADC 特性
    13. 6.13 TVSP 参数
    14. 6.14 输入/输出 (I/O) 特性
    15. 6.15 BC1.2 特性
    16. 6.16 I2C 要求和特性
    17. 6.17 典型特性
  8. 参数测量信息
  9. 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1  器件电源管理和监控电路
        1. 8.3.1.1 VIN UVLO 和使能/UVLO
        2. 8.3.1.2 内部 LDO 稳压器
      2. 8.3.2  TVSP 器件配置和 ESD 保护
      3. 8.3.3  外部 NFET 和 LSGD
      4. 8.3.4  降压/升压稳压器
        1. 8.3.4.1  降压/升压稳压器运行
        2. 8.3.4.2  开关频率、频率抖动、相移和同步
        3. 8.3.4.3  VIN 电源和 VIN 过压保护
        4. 8.3.4.4  反馈路径和误差放大器
        5. 8.3.4.5  跨导体和补偿
        6. 8.3.4.6  输出电压 DAC、软启动和电缆压降补偿
        7. 8.3.4.7  VBUS 过压保护
        8. 8.3.4.8  VBUS 欠压保护
        9. 8.3.4.9  电流检测电阻器 (RSNS) 和电流限制运行
        10. 8.3.4.10 降压/升压峰值电流限制
      5. 8.3.5  USB-PD 物理层
        1. 8.3.5.1 USB-PD 编码和信令
        2. 8.3.5.2 USB-PD 双相标记编码
        3. 8.3.5.3 USB-PD 发送 (TX) 和接收 (Rx) 掩码
        4. 8.3.5.4 USB-PD BMC 发送器
        5. 8.3.5.5 USB-PD BMC 接收器
        6. 8.3.5.6 静噪接收器
      6. 8.3.6  VCONN
      7. 8.3.7  电缆插拔和方向检测
        1. 8.3.7.1 配置为源端
        2. 8.3.7.2 配置为接收端
        3. 8.3.7.3 配置为 DRP
        4. 8.3.7.4 过压保护(Px_CC1,Px_CC2)
      8. 8.3.8  ADC
        1. 8.3.8.1 ADC 分压器分压比
      9. 8.3.9  BC 1.2 模式、传统模式和快速充电模式(Px_DP、Px_DM)
      10. 8.3.10 DisplayPort 热插拔检测 (HPD)
      11. 8.3.11 USB2.0 低速端点
      12. 8.3.12 数字接口
        1. 8.3.12.1 常规 GPIO
        2. 8.3.12.2 I2C 缓冲器
      13. 8.3.13 I2C 接口
        1. 8.3.13.1 I2C 接口说明
        2. 8.3.13.2 I2C 时钟延展
        3. 8.3.13.3 I2C 地址设置
        4. 8.3.13.4 唯一地址接口
        5. 8.3.13.5 I2C 上拉电阻计算
      14. 8.3.14 数字内核
        1. 8.3.14.1 器件存储器
        2. 8.3.14.2 内核微处理器
      15. 8.3.15 NTC 输入
      16. 8.3.16 热传感器和热关断
    4. 8.4 器件功能模式
  10. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 应用程序 GUI 选择
        2. 9.2.2.2 EEPROM 选择
        3. 9.2.2.3 EN/UVLO
        4. 9.2.2.4 检测电阻器 RSNS、RCSP、RCSN 和 CFILT
        5. 9.2.2.5 电感器电流
        6. 9.2.2.6 输出电容器
        7. 9.2.2.7 输入电容器
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1.     106

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

布局指南

基本的 PCB 电路板布局布线需要将敏感信号与电源路径分离。为了在设计良好的电路板中获得良好的性能,必须遵循以下检查清单。

  • 为 IN、OUT 和 VBUS 电容器使用大容量电容器和较小且串联阻抗较低的陶瓷电容器的组合。将较小的电容器放置在更靠近 IC 的位置,以便为高 di/dt 开关电流提供低阻抗路径。
  • 请参阅表 9-1,了解建议的 CIN 值。为尽可能减小降压模式下运行时输入开关电流的环路面积,将输入旁路电容器 CIN 和 CIN_HF 尽可能靠近 IN 和 PGND 引脚放置。CIN_HF 电容器必须尽可能靠近,请参阅图 9-4。IN 和 PGND 引脚在封装中横向贯穿,强烈建议将 CIN 和 CIN_HF 分开布置,以便在两侧均可放置电容器。
  • 为尽可能减小升压模式下运行时输出开关电流的环路面积,将输出滤波电容器 COUT 和 COUT_HF 尽可能靠近 OUT 和 PGND 引脚放置。请参阅表 9-1,了解建议的 COUT 和 COUT_HF 值。
  • 放置电流检测电阻器和滤波器元件。RSNS、RCSP、RCSN 和 CFLT。将电流检测信号的滤波电容器尽可能靠近 IC CSP 和 CSN/BUS 放置。在 RSNS 之间(通过 CSP 和 CSN 电阻器)以及与 CSP 和 CSN/BUS 引脚之间使用开尔文连接,以免在电流检测放大器中产生失调电压。避免跨越 SW1 和 SW2 节点等有噪声的区域。表 9-2 中的建议值提供了一个良好的起点,但可能需要一些微调以满足 PPS 电流限制精度要求。当偏离建议值时,RCSP 不得大于 10Ω。RCSN 必须为 0Ω。CFLT 不能大于 0.33μF。
  • 将 CBUS 放置在 RSNS 和 USB Type-C 连接器之间。请参阅表 9-1,了解建议的 CBUS 值。
  • 将 CIN、COUT 和 CBUS 接地连接尽可能靠近 IC 放置,并在多个层上使用较宽的接地线和/或平面。
  • 应尽量减小 SW1 和 SW2 环路区域,因为它们是高 dv/dt 节点。
  • 将 LDO_5V 旁路电容器 C5V 和 C5V_HF 放置在 LDO_5V 和 PGND 引脚之间靠近 IC 引脚的位置。通常使用 4.7µF 和 0.1µF 的陶瓷电容器。LDO_5V 为 LDO_3V3 和 LDO_1V5 以及低侧降压和升压 MOSFET 供电。
  • 将 LDO_3V3 旁路电容器 C3V3 和 C3V3_HF 放置在 LDO_3V3 和 AGND 引脚之间靠近 IC 引脚的位置。通常使用 4.7µF 和 0.1µF 的陶瓷电容器。LDO_3V3 为模拟 IO 电路供电。
  • 将 LDO_1V5 旁路电容器 C1V5 和 C1V5_HF 放置在 LDO_1V5 和 AGND 引脚之间靠近 IC 引脚的位置。通常使用 4.7µF 和 0.1µF 的陶瓷电容器。LDO_3V3 为 Cortex M0 和数字电路供电。
  • 将 BOOT1 自举电容器靠近 IC 放置,并直接连接到 BOOT1 与 SW1 引脚。为了缓解 EMI,可以添加一个串联电阻器 RBOOT1
  • 将 BOOT2 自举电容器靠近 IC 放置,并直接连接到 BOOT2 与 SW2 引脚。为了缓解 EMI,可以添加一个串联电阻器 RBOOT2
  • 使用靠近 IC 的低 ESR 陶瓷电容器 CTVSP 将 TVSP 引脚旁路至 PGND。通常使用 0.1µF 的陶瓷电容器。必须在靠近 CTVSP 的位置添加并联的 RTVSP_DAMP 和 CTVSP_DAMP。建议值为 10Ω 和 0.47μF。
  • 小心地分离电源路径和信号路径,以便没有电源或开关电流流过 AGND 连接,因为这些电流可能会损坏 USB PD 调制解调器或 GPIO 信号。PGND 和 AGND 布线可以连接在 AGND 引脚附近。
  • USB 数据线、DP 和 DM 必须在 IC 引脚和 USB 连接器之间进行差分布线。阻抗控制基于 PCB 堆叠结构。建议采用 90Ω 差分阻抗。使用较少的过孔和拐角进行 DP 和 DM USB 信号布线可减少信号反射和阻抗变化。当必须使用过孔时,增加其周边的间隙尺寸以降低其电容。每一过孔均为信号传输线引入了非连续性,并增加了电路板其他层的干扰几率。在设计双绞线上的测试点时须小心;不推荐穿孔引脚的方式。当需要 90° 拐弯时,应进行两次 45° 拐弯或使用弧形来代替单次 90° 拐弯,这样可以更大限度减少阻抗不连续性,进而减少信号布线上的反射。避免因高速 USB 信号上的残桩而引起信号的反射。如果残桩无法避免,请确保长度在 200mm 以下。
  • CC 线必须使用 10mil 布线,以确保可以通过 VCONN 获得所需的电流来支持带电的 Type-C 电缆。有关 VCONN 的更多信息,请参阅 Type-C 规范。对于 330pF CC 电容器 GND 引脚,尽可能使用 16mil 线宽。
  • 可以使用 8mil 或 10mil 线宽的布线在顶层或底层扇出 GPIO 信号。