米6体育平台手机版

ZHCSX80 October 2024 TPS25763-Q1

PRODUCTION DATA

封装选项

机械数据 (封装 | 引脚)

RQL|29
- MPQF570A

散热焊盘机械数据 (封装 | 引脚)

RQL|29
- QFND612

订购信息

zhcsx80_oa

6.16 I2C 要求和特性

典型值对应于 TJ = 25°C。除非另有说明，否则最小和最大限制适用于整个 -40°C 至 150°C 结温范围。除非另有说明，否则 V_IN = 13.5V，EN = 2V。V_DD = I2C 上拉电压（3.3V 或 1.8V）

参数		测试条件	最小值	最大值	单位
I2C_IRQ1s、I2C_IRQ2
I2C_IRQ1m
SDA 和 SCL 特性（标准、快速、快速+ 模式）
V_IL	输入低电平信号			0.54	V
V_IH	输入高电平信号		1.3		V
V_DD = 3.3V 输入逻辑阈值
V_IL	输入低电平信号			0.9	V
V_IH	输入高电平信号		2.31		V
V_HYS	输入迟滞		0.165		V
V_OL	输出低电压	V_DD = 1.8V，I_OL = 2mA		0.36
V_OL	输出低电压	V_DD = 3.3V，I_OL = 3mA		0.4	V
I_OL	最大输出低电平电流	V_OL = 0.4V	12		mA
I_LEAK	输入漏电流	引脚上的电压 = 3.3V	-5	5	µA
C_I	引脚电容（内部）			10	pF
C_b	每个总线的容性负载（外部）。适用于标准模式和快速模式。			400	pF
C_b	每个总线的容性负载（外部）。适用于快速+ 模式。			550	pF
通用时序
t_SP	抑制 I2C 脉宽			50	ns
SDA 和 SCL 特性（标准模式）
f_SCLS	时钟频率（目标）	V_DD = 1.8V 或 3.3V		100	kHz
t_HD;STA	启动或重复启动条件保持时间	V_DD = 1.8V 或 3.3V	4		µs
t_LOW	SCL 时钟低电平时间	V_DD = 1.8V 或 3.3V	4.7		µs
t_HIGH	SCL 时钟高电平时间	V_DD = 1.8V 或 3.3V	4		µs
t_SU;STA	启动或重复启动条件建立时间	V_DD = 1.8V 或 3.3V	4.7		µs
t_HD;DAT	串行数据保持时间 ⁽¹⁾	V_DD = 1.8V 或 3.3V	0 ⁽²⁾	- ⁽³⁾	ns
t_SU;DAT	串行数据建立时间	V_DD = 1.8V 或 3.3V	250		ns
t_r	SCL 和 SDA 信号的上升时间	V_DD = 1.8V 或 3.3V；R_PU = 2.8kΩ；Cb = 400pF；测量 0.3 × V_DD 至 0.7 × V_DD		1000	ns
t_of	从 V_IH(MIN) 到 V_IL(MAX) 的输出下降时间	V_DD = 1.8V 或 3.3V；测量 0.3 × V_DD 至 0.7 × V_DD		250 ⁽⁴⁾	ns
t_f	SCL 和 SDA 信号的下降时间 ⁽²⁾ ⁽⁴⁾ ⁽⁵⁾	V_DD = 1.8V，R_PU = 2.8kΩ；10pF ≤ C_b ≤ 400pF		300	ns
t_f	SCL 和 SDA 信号的下降时间 ⁽²⁾ ⁽⁴⁾ ⁽⁵⁾	V_DD = 3.3V，R_PU = 2.8kΩ；10pF ≤ C_b ≤ 400pF		300	ns
t_SU;STO	停止条件建立时间	V_DD = 1.8V 或 3.3V	4		µs
t_BUF	停止和启动之间的总线空闲时间	V_DD = 1.8V 或 3.3V	4.7		µs
t_VD;DAT	有效数据时间 ⁽⁶⁾	发送数据；V_DD = 1.8V 或 3.3V，SCL 低电平至 SDA 输出有效		3.45 ⁽³⁾	µs
t_VD;ACK	ACK 条件的有效数据时间	发送数据；V_DD = 1.8V 或 3.3V，ACK 信号从 SCL 低电平至 SDA 有效		3.45 ⁽³⁾	µs
SDA 和 SCL 特性（快速模式）
f_SCLS	时钟频率（目标）	V_DD = 1.8V 或 3.3V		400	kHz
t_HD;STA	启动或重复启动条件保持时间	V_DD = 1.8V 或 3.3V	0.6		µs
t_LOW	SCL 时钟低电平时间	V_DD = 1.8V 或 3.3V	1.3		µs
t_HIGH	SCL 时钟高电平时间	V_DD = 1.8V 或 3.3V	0.6		µs
t_SU;STA	启动或重复启动条件建立时间	V_DD = 1.8V 或 3.3V	0.6		µs
t_HD;DAT	串行数据保持时间 ⁽¹⁾	V_DD = 1.8V 或 3.3V	0 ⁽²⁾	- ⁽³⁾	ns
t_SU;DAT	串行数据建立时间	V_DD = 1.8V 或 3.3V	100 ⁽⁷⁾		ns
t_r	SCL 和 SDA 信号的上升时间	V_DD = 1.8V 或 3.3V；R_PU = 850Ω；C_b = 400pF；测量 0.3 × V_DD 至 0.7 × V_DD	20	300	ns
t_of	从 V_IH(MIN) 到 V_IL(MAX) 的输出下降时间	V_DD = 1.8V；测量 0.3 × V_DD 至 0.7 × V_DD	6.55	250 ⁽⁴⁾	ns
t_of	从 V_IH(MIN) 到 V_IL(MAX) 的输出下降时间	V_DD = 3.3V；测量 0.3 × V_DD 至 0.7 × V_DD	12	250 ⁽⁴⁾	ns
t_f	SCL 和 SDA 信号的下降时间 ⁽²⁾ ⁽⁴⁾ ⁽⁵⁾	V_DD = 1.8V；R_PU = 850Ω；10pF ≤ C_b ≤ 400pF	6.55	300	ns
t_f	SCL 和 SDA 信号的下降时间 ⁽²⁾ ⁽⁴⁾ ⁽⁵⁾	V_DD = 3.3V；R_PU = 850Ω；10pF ≤ C_b ≤ 400pF	12	300	ns
t_SU;STO	停止条件建立时间	V_DD = 1.8V 或 3.3V	0.6		µs
t_BUF	停止和启动之间的总线空闲时间	V_DD = 1.8V 或 3.3V	1.3		µs
t_VD;DAT	有效数据时间 ⁽⁶⁾	发送数据；V_DD = 1.8V 或 3.3V，SCL 低电平至 SDA 输出有效		0.9 ⁽³⁾	µs
t_VD;ACK	ACK 条件的有效数据时间	发送数据；V_DD = 1.8V 或 3.3V，ACK 信号从 SCL 低电平至 SDA（输出）低电平		0.9 ⁽³⁾	µs

(1) t_HD;DAT = 从 SCL 下降沿开始测量的数据保持时间，适用于发送和确认中的数据。

(2) 一个器件必须在内部为 SDA 信号提供一个至少 300ns 的保持时间（以 SCL 信号的 V_IH(MIN) 为基准）来桥接未定义的 SCL 下降沿区域。

(3) 对于标准模式和快速模式，最大 t_HD;DAT 可以为 3.45µs 和 0.9µs，但必须比 t_VD;DAT 或 t_VD;ACK 最大值小一个转换时间。仅当器件不延长 SCL 信号的低电平周期 (t_LOW) 时才必须满足该最大值。如果时钟延长了 SCL，则数据必须在其释放时钟之前的设置时间内有效。

(4) SDA 和 SCL 总线的最大 t_f 在这些表中显示为 300ns，长于输出级的额定最大 t_of (250ns)。最大 t_f 允许在 SDA 和 SCL 引脚以及 SDA 和 SCL 总线之间连接串联保护电阻器 (R_S)，而不超过最大 t_f 额定值。

(5) 在快速+ 模式下，输出级和总线时序的下降时间具有相同的额定值。如果使用串联电阻器 (R_S)，设计人员在考虑总线时序时必须将其纳入考量。

(6) t_VD;DAT = 数据信号从 SCL 低电平到 SDA 输出（高电平或低电平，取决于哪个更差）的时间。

(7) 快速模式 I2C 总线器件可用于标准模式 I2C 总线系统，但必须满足 t_SU;DAT 250ns 的要求。如果器件不延长 SCL 信号的低电平周期，则会自动满足该要求。如果此类器件确实延长了 SCL 信号的低电平周期，则此类器件必须在释放 SCL 线之前的 t_r(max) + t_SU;DAT = 1000 + 250 = 1250ns 内（根据标准模式 I2C 总线规范）将下一个数据位输出到 SDA 线。确认时序也必须满足该建立时间。