确保与 VDD 引脚的连接具有低阻抗。按照较好的模拟设计做法，可将一个 0.1μF 的陶瓷电容器尽可能靠近 VDD 引脚放置。如果未将电容器连接到 CRST 引脚，则应尽可能降低该引脚上的寄生电容，避免 WDO 延迟时间受到不利影响。

• 确保与 VDD 引脚的连接具有低阻抗。较好的模拟设计做法是将一个 0.1μF 的陶瓷电容器尽可能靠近 VDD 引脚放置。
• 将 C_CRST 电容器尽可能靠近 CRST 引脚放置。
• 将 C_CWD 电容器尽可能靠近 CWD 引脚放置。
• 将 WDO 引脚上的上拉电阻器尽可能靠近该引脚放置。