只要 SENSE 高于阈值 (V_IT) 且手动复位 (MR) 为逻辑高电平，RESET 便会保持高电平（无效）。当 SENSE 低于 V_IT 或 MR 被驱动为低电平时，RESET 则变为有效，驱动 RESET 引脚至低阻抗状态。

一旦 MR 恢复至逻辑高电平且 SENSE 高于 V_IT + V_HYS（阈值迟滞），则延迟电路启用，使 RESET 在指定的复位延迟时间内处于低电平。一旦复位延迟结束，RESET 引脚进入高阻抗状态。从开漏 RESET 到电源线的上拉电阻可用于使微处理器的复位信号拥有高于 V_DD 的电压（最高 6V）。由于 RESET 线的有限阻抗，上拉电阻应不小于 10kΩ。