ZHCS169D May   2011  – July 2016 TPS54062

PRODUCTION DATA.  

  1. 特性
  2. 应用范围
  3. 说明
  4. 修订历史记录
  5. 引脚配置和功能
  6. 技术规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 额定值
    3. 6.3 建议的运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 典型特性
  7. 详细 说明
    1. 7.1 概述
    2. 7.2 功能框图
    3. 7.3 特性 描述
      1. 7.3.1  固定频率 PWM 控制
      2. 7.3.2  斜坡补偿输出电流
      3. 7.3.3  误差放大器
      4. 7.3.4  电压基准
      5. 7.3.5  调节输出电压
      6. 7.3.6  使能并调节欠压锁定
      7. 7.3.7  恒定开关频率和定时电阻(RT/CLK 引脚)
      8. 7.3.8  选择开关频率
      9. 7.3.9  如何连接 RT/CLK 引脚
      10. 7.3.10 过压瞬态保护
      11. 7.3.11 过热保护
    4. 7.4 器件功能模式
      1. 7.4.1 在最低输入电压附近运行
      2. 7.4.2 通过使能控制运行
  8. 应用 和实施
    1. 8.1 应用信息
    2. 8.2 典型 应用
      1. 8.2.1 连续导通模式 (CCM) 开关稳压器
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计流程
          1. 8.2.1.2.1 选择开关频率
          2. 8.2.1.2.2 输出电感选择 (LO)
          3. 8.2.1.2.3 输出电容
          4. 8.2.1.2.4 输入电容
          5. 8.2.1.2.5 自举电容选择
          6. 8.2.1.2.6 欠压锁定设定值
          7. 8.2.1.2.7 输出电压和反馈电阻选择
          8. 8.2.1.2.8 关闭回路
        3. 8.2.1.3 应用曲线
      2. 8.2.2 DCM 应用
        1. 8.2.2.1 设计要求
        2. 8.2.2.2 详细设计流程
          1. 8.2.2.2.1 关闭反馈回路
        3. 8.2.2.3 应用曲线
  9. 电源相关建议
  10. 10布局布线
    1. 10.1 布局布线指南
    2. 10.2 布局示例
  11. 11器件和文档支持
    1. 11.1 接收文档更新通知
    2. 11.2 社区资源
    3. 11.3 商标
    4. 11.4 静电放电警告
    5. 11.5 Glossary
  12. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

详细 说明

概述

TPS54062 器件是一款 60V、50mA 降压稳压器,集成了高侧和低侧 N 沟道 MOSFET。为了提高线路和负载瞬态性能,该器件实现了恒定频率、电流模式控制,降低了输出电容并简化了外部频率补偿设计。

在选择输出滤波器组件时,100kHz 至 400kHz 开关频率优化了效率和尺寸。开关频率通过 RT/CLK 引脚上的接地电阻进行调节。该器件的 RT/CLK 引脚具有一个内部锁相环 (PLL),用于同步电源开关导通与外部系统时钟下降沿。

TPS54062 的默认启动电压约为 4.5V。EN 引脚提供一个内部上拉电流源,通过该电流源和 2 个外部电阻可调节输入电压欠压锁定 (UVLO) 阈值。此外,上拉电流提供一项默认条件。当 EN 引脚悬空时,器件将会工作。当未进行开关并处于空载条件下时,其工作电流为 89 µA。该器件禁用后,电源电流为 1.7 µA。

集成的 1.5Ω 高侧 MOSFET 和 0.8Ω 低侧 MOSFET 实现了高效电源设计,能够向负载持续输出 50mA 电流。

TPS54062 通过集成自举再充电二极管减少外部组件数量。BOOT-PH 引脚连接的电容为集成高侧 MOSFET 提供偏置电压。UVLO 电路监测自举电容电压,当其降至预设阈值以下时,高侧 MOSFET 随即关断。TPS54062 通过自举 UVLO 支持高占空比运行。输出电压可降至与 0.8V 基准电压等同的水平。

TPS54062 提供内部输出 OV 保护,如果输出电压达到标称输出电压的 109%,高侧 MOSFET 禁用。

TPS54062 通过集成使用基准 DAC 系统的缓慢启动时间减少外部组件数量。

在过载条件下,TPS54062 通过过载恢复电路重置缓慢启动时间。故障条件消除后,过载恢复电路将缓慢启动输出,使其由故障电压恢复至标称稳压电压。频率折返电路降低了启动过程中和过流故障条件下的开关频率,从而协助控制电感电流。

功能框图

TPS54062 fbd_lvsav1.gif

特性 描述

固定频率 PWM 控制

TPS54062 采用固定频率可以调节的峰值电流模式控制机制。驱动 COMP 引脚的误差放大器通过 VSENSE 引脚的外部电阻将输出电压与内部基准电压进行比较。内部振荡器开启高侧电源开关。误差放大器输出与高侧电源开关电流进行比较。当电源开关电流升至 COMP 电压设定的水平后,电源开关随即断开。COMP 引脚电压随输出电流的上升或下降而上升或下降。该器件通过将 COMP 引脚电压钳制于最高水平实现限流。

斜坡补偿输出电流

TPS54062 在开关电流信号中加入了补偿斜坡。该斜坡补偿可避免次谐波振荡。

误差放大器

TPS54062 为误差放大器提供了一个跨导放大器。误差放大器将 VSENSE 电压与内部缓慢启动电压和 0.8V 内部基准电压的较小者进行比较。误差放大器在正常运行过程中的跨导 (gm) 为 102µS。缓慢启动运行过程中的跨导等于正常运行跨导的一小部分。为 COMP 接地引脚添加频率补偿组件(电容、串联电阻和电容组合)。

电压基准

电压基准系统针对具有温度稳定性的带隙电路输出进行调节,从而在整个温度范围内生成 ±2V 精密电压基准

调节输出电压

输出电压可通过输出节点和 VSENSE 引脚间的电阻分压器进行设置。TI 建议采用 1% 容差或更优分压电阻。起始阶段采用 10kΩ RLS 电阻并按照Equation 1 计算 RHS

Equation 1. TPS54062 EQ1_Rhs_lvsav1.gif

使能并调节欠压锁定

当 VIN 引脚电压升至 4.53V 以上且 EN 引脚电压超过 EN 上升阈值 (1.24V) 时,TPS54062 使能。EN 引脚提供 1.2µA 内部上拉电流源 I1。该电流源在 EN 引脚处于悬空状态时提供默认使能条件。

如果某一应用要求提高输入欠压锁定 (UVLO) 阈值,采用 Figure 18 所示电路通过两外部电阻调节输入电压 UVLO。EN 引脚电压超出 1.24V 后,将从 EN 引脚额外拉取 3.5µA 迟滞电流 (Ihys)。EN 引脚电压拉至 1.14V 以下后,3.5µA Ihys 电流消除。该附加电流有助于调节输入电压迟滞。为了获取所需输入起始和停止电压,根据Equation 2 计算 RUVLO1。同理,根据Equation 3 计算 RUVLO2

对于 设计为 以相对较低的输入电压(例如 4.7V 至 10V)启动并耐受高输入电压(例如 40V 至 60V)的应用,EN 引脚在高输入电压条件下承受的电压可能高于最大绝对电压 (8V)。TI 建议使用齐纳二极管将引脚电压钳制于绝对最大额定值以下。

TPS54062 adj_uv_lockout_lvsav1.gif Figure 18. 可调节欠压锁定
Equation 2. TPS54062 EQ2_Ruvlo1_lvsav1.gif
Equation 3. TPS54062 EQ3_Ruvlo2_lvsav1.gif

恒定开关频率和定时电阻(RT/CLK 引脚)

通过在 RT/CLK 引脚连接一个电阻,TPS54062 的开关频率可以在 100kHz 至 400kHz 宽频范围内进行调节。RT/CLK 引脚电压通常为 0.53V,必须连接接地电阻以设置开关频率。为了确定给定开关频率的定时电阻,请使用Equation 4。为了缩减解决方案尺寸,常用方法是尽量提升开关频率,但应考虑电源效率、最高输入电压与最短受控导通时间之间的平衡。最短受控导通时间通常为 130ns,最高运行输入电压因此受限。最高开关频率也将受到频移电路的限制。下文就最高开关频率的详细内容展开深入讨论。

Equation 4. TPS54062 EQ4_RT_lvsav1.gif

选择开关频率

TPS54062 实现了电流模式控制机制,基于逐周期偏置,利用 COMP 引脚电压关断高侧 MOSFET。开关电流和 COMP 引脚电压在各周期内进行比较,当峰值开关电流与 COMP 电压相交后,高侧开关关断。输出电压在过流条件下拉低,误差放大器通过将 COMP 引脚驱动为高电平进行响应,以此提升开关电流。误差放大器输出受到内部钳制,此时用于限制开关电流。

为了提升高输入电压条件下的最高运行开关频率,TPS54062 实现了一种频移电路。随着 VSENSE 引脚电压由 0 升至 0.8V,开关频率进行 8 分频、4 分频、2 分频及无分频。该器件实现了数字频移,支持在正常启动和故障条件下与外部时钟同步。由于仅可对开关频率进行 8 分频,因此最高输入电压受限,该器件在此输入电压下正常运行并且仍然提供频移保护。在短路事件 过程中(尤其是高输入电压应用发生短路),控制回路的最短受控导通时间有限并输出低电压。在开关导通过程中,由于输入电压较高且导通时间最短,电感电流升至峰值电流限值。在开关关断过程中,电感的关断时间和输出电压通常不足,导致其电压无法恢复初始水平。频移电路有效延长了器件关断时间,允许电流逐步降低。

Equation 5. TPS54062 EQ5_fsw_lvsav1.gif
Equation 6. TPS54062 EQ6_fsw2_lvsav1.gif

其中:

IO = 输出电流
ICL = 电流限值
VIN = 输入电压
VOUT = 输出电压
VOUTSC = 短路状态下的输出电压
RDC = 电感电阻
RHS = 高侧 MOSFET 电阻
RLS = 低侧 MOSFET 电阻
ton = 受控导通时间
fdiv = 分频系数(等于 1、2、4 或 8)

如何连接 RT/CLK 引脚

可以使用 RT/CLK 引脚将稳压器与外部系统时钟同步。为了实现同步功能,按照Figure 19 所示的任一电路网络将方波信号与 RT/CLK 引脚相连。方波信号幅值必须在 RT/CLK 引脚电压低于 0.5V 和 高于 1.3V 时进行转换,导通时间和关断时间均超过 40ns。同步频率范围为 300kHz 至 400kHz。PH 的上升沿将与 RT/CLK 引脚信号的下降沿同步。外部同步电路设计应满足以下要求:器件在 RT/CLK 引脚与接地端之间默认连接频率设置电阻,同步信号应关断。对于在关断状态下不处于高阻抗状态或三态的时钟信号,TI 建议按Figure 19 所示连接频率设置电阻并通过另一电阻(例如 50Ω)进行接地。总电阻应将开关频率设置为接近外部 CLK 频率。TI 建议使用一个 10pF 陶瓷电容将同步信号交流耦合至 RT/CLK 引脚。当 CLK 第一次拉至 CLK 阈值以上后,该器件由 RT 电阻设定频率的模式切换至 PLL 模式。PLL 开始锁定外部信号后,0.5V 内部电压源断开,CLK 引脚呈高阻抗状态。由于稳压器提供一个 PLL,因此开关频率可以高于或低于通过外部电阻设定的频率。该器件由电阻模式转换为 PLL 模式,此后增大或降低开关频率,直至 PLL 在 100 毫秒内锁定 CLK 频率。当器件由 PLL 转换至电阻模式后,开关频率将由 CLK 频率缓慢降至 150kHz,然后重新施加 0.5V 电压,电阻随即设置开关频率。随着 VSENSE 引脚电压由 0 升至 0.8V,开关频率进行 8 分频、4 分频、2 分频及无分频。该器件实现了数字频移,支持在正常启动和故障条件下与外部时钟同步。

TPS54062 syn_sys_clk_lvsav1.gif Figure 19. 与系统时钟同步

过压瞬态保护

TPS54062 采用过压瞬态保护 (OVTP) 电路,当器件由输出故障条件或强空载瞬态条件(出现于采用低值输出电容的电源设计)恢复时,可以最大程度削弱电压过冲。例如,电源输出发生过载后,误差放大器将实际输出电压与内部基准电压进行比较。如果 VSENSE 引脚电压长时间低于内部基准电压,误差放大器输出将钳制于一定高电压,以此进行响应。因此将请求最大输出电流。该条件消除后,稳压器输出上升,误差放大器输出转换至稳态占空比模式。在某些 应用中,电源输出电压的响应速度会超过误差放大器,进而可能导致输出过冲。

通过实现一款将 VSENSE 引脚电压与 OVTP 阈值(大小等于内部基准电压的 109%)进行比较的电路,OVTP 功能在使用低值输入电容时最大限度降低输出过冲。如果 VSENSE 引脚电压高于 OVTP 阈值,高侧 MOSFET 禁用,避免电流流入输出并最大程度降低输出过冲。当 VSENSE 电压降至 OVTP 阈值以下后,高侧 MOSFET 可在下一时钟周期导通。

过热保护

该器件实现内部热关断,在结温超过 146°C 时保护自身免于受损。当结温超出热跳变阈值后,热关断强制器件停止切换。芯片温度降至 146°C 以下后,该器件通过重启内部缓慢启动再次启动上电序列。

器件功能模式

在最低输入电压附近运行

建议 TPS54062 以超过 4.7V 的输入电压运行。VIN UVLO 阈值为 4.53V(典型值)。当输入电压降至 UVLO 电压后,该器件可以正常运行。当输入电压低于实际 UVLO 电压时,该器件不再进行切换。如果 EN 悬空或以外部方式上拉至 1.24V 上升阈值(典型值)以上,TPS54062 将在 V(VIN) 超出 UVLO 阈值时激活。切换功能启用,缓慢序列随之启动。在由开关频率设置的内部缓慢启动时间段内,内部基准 DAC 电压在 TPS54062 的作用下开始以线性方式由 0V 斜升至基准电压。

通过使能控制运行

使能启动阈值电压为 1.24V(典型值)。当 EN 持续低于上升阈值电压 1.24V(典型值),TPS54062 处于禁用状态并禁止进行切换,即使 VIN 高于器件的 UVLO 阈值同样如此。这种状态下的静态电流有所降低。如果 EN 电压升至上升阈值电压以上,同时 V(VIN) 高于 UVLO 阈值,该器件激活。切换功能启用,缓慢序列随之启动。在由开关频率设置的内部缓慢启动时间段内,内部基准 DAC 电压在 TPS54062 的作用下开始以线性方式由 0V 斜升至基准电压。如果 EN 下拉至下降阈值 1.14V(典型值)以下,TPS54062 将重新进入低静态电流状态。