ZHCSNP4B December   2022  – June 2024 TPS65219-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  系统控制阈值
    6. 5.6  BUCK1 转换器
    7. 5.7  BUCK2、BUCK3 转换器
    8. 5.8  通用 LDO(LDO1、LDO2)
    9. 5.9  通用 LDO(LDO3、LDO4)
    10. 5.10 GPIO 和多功能引脚(EN/PB/VSENSE、nRSTOUT、nINT、GPO1、GPO2、GPIO、MODE/RESET、MODE/STBY、VSEL_SD/VSEL_DDR)
    11. 5.11 电压和温度监测器
    12. 5.12 I2C 接口
    13. 5.13 典型特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  上电时序
      2. 6.3.2  下电时序
      3. 6.3.3  按钮和使能输入 (EN/PB/VSENSE)
      4. 6.3.4  复位到 SoC (nRSTOUT)
      5. 6.3.5  降压转换器(Buck1、Buck2 和 Buck3)
        1. 6.3.5.1 双随机展频 (DRSS)
      6. 6.3.6  线性稳压器(LDO1 至 LDO4)
      7. 6.3.7  中断引脚 (nINT)
      8. 6.3.8  PWM/PFM 和低功耗模式 (MODE/STBY)
      9. 6.3.9  PWM/PFM 和复位 (MODE/RESET)
      10. 6.3.10 电压选择引脚 (VSEL_SD/VSEL_DDR)
      11. 6.3.11 通用输入或输出(GPO1、GPO2 和 GPIO)
      12. 6.3.12 与 I2C 兼容的接口
        1. 6.3.12.1 数据有效性
        2. 6.3.12.2 启动和停止条件
        3. 6.3.12.3 传输数据
    4. 6.4 器件功能模式
      1. 6.4.1 运行模式
        1. 6.4.1.1 OFF 状态
        2. 6.4.1.2 INITIALIZE 状态
        3. 6.4.1.3 运行状态
        4. 6.4.1.4 STBY 状态
        5. 6.4.1.5 故障处理
    5. 6.5 多 PMIC 运行
    6. 6.6 用户寄存器
    7. 6.7 器件寄存器
  8. 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 典型应用示例
      2. 7.2.2 设计要求
      3. 7.2.3 详细设计过程
        1. 7.2.3.1 Buck1、Buck2、Buck3 设计过程
        2. 7.2.3.2 LDO1、LDO2 设计过程
        3. 7.2.3.3 LDO3、LDO4 设计过程
        4. 7.2.3.4 VSYS、VDD1P8
        5. 7.2.3.5 数字信号设计过程
      4. 7.2.4 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 器件和文档支持
    1. 8.1 接收文档更新通知
    2. 8.2 支持资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 术语表
  10. 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

LDO3、LDO4 设计过程

输入电容 - LDO3、LDO4

LDO3 和 LDO4 的输入电源引脚需要一个输入去耦电容器,以尽可能降低输入纹波电压。这两个 LDO 共享同一个输入电源引脚。建议使用至少 4.7μF 的输入电容。根据 LDO 的输入电压,可以使用 6.3V 或更高额定值的电容器。当 LDO 配置为 LDO 或“负载开关”时,相同的输入电容要求适用。

输出电容 - LDO3、LDO4

LDO 输出需要一个输出电容器,以在负载阶跃或输入电压变化期间保持输出电压。建议对每个 LDO 输出使用 2.2µF 本地电容,ESR 为 10mΩ 或更小。局部电容不得超过 4µF(降额后)。此要求不包括在负载处看到的任何电容,仅指在器件附近看到的电容。每个 LDO 可支持的总电容(本地 + 负载点)取决于 NVM 配置。表 7-3 显示了允许的最大总输出电容。请参阅具体可订购器件型号的技术参考手册 (TRM),以根据寄存器设置和适用的最大总电容来确定 LDO 配置。

表 7-3 LDO3、LDO4 输出电容
寄存器设置 LDO 斜坡配置 最大总电容

(2.2µF 本地 + 负载点)

LDOx_SLOW_PU_RAMP
0 快速斜坡 15uF
1 慢速斜坡 30uF