GPIO（引脚 16）是输入/输出数字引脚，但仅在多 PMIC 配置中使用输入功能。在为单个 PMIC 配置时，此引脚用作 GPO（通用输出），而在为多个器件配置时，此引脚用作 GPIO（通用输入/输出）。可以在寄存器字段 MULTI_DEVICE_ENABLE（地址 0x1F）中进行此配置。当为“多器件”进行配置时，GPIO 可以同步多个 TPS6522005-EP 器件的上电和断电序列，适用于需要额外电源轨的应用。GPIO 引脚用于指示每个 PMIC 的状态，使它们始终处于相同的状态和相同的序列时隙。在每个序列时隙开始时，所有 TPS6522005-EP PMIC 都将 GPIO 引脚驱动为低电平。序列时隙持续时间结束，且该时隙的所有电源轨都已达到 UV 阈值后，器件会释放 GPIO 引脚。两个器件都将 GPIO 引脚设置为高电平之后，它们一起进入下一个序列时隙。两个 PMIC 始终处于相同的上电或断电时隙，因此可以将每个 PMIC 的多个电源轨分配到相同的序列时隙。图 6-12 展示了两个 TPS6522005-EP 器件共享同一输入电源 (VSYS)、EN 引脚和 GPIO 以实现多 PMIC 运行的示例 PDN。

同步多个 TPS6522005-EP PMIC 时的要求

• 每个 PMIC 的 GPIO 必须连接在一起，共用同一个上拉电阻器。需要选择适当的上拉电阻值，以便满足 GPIO 线上的最大允许上升时间 t_{RISE_GPIO} 和电容要求，从而实现同步。
• EN/PB/VSENSE 引脚必须连接在一起，共用同一个外部 ON 请求。此引脚必须具有相同的配置（相同的引脚配置、抗尖峰脉冲、FSD）。
• 所有 TPS6522005-EP PMIC 必须共用同一个 VSYS 电源。
• 如果每个 TPS6522005-EP PMIC 连接到同一条 I2C 总线，则它们必须具有不同的 I2C 地址。第二个 PMIC 的 I2C 地址可以在寄存器字段 I2C_ADDRESS 中更改。更改地址之后，新值必须永久存储到 NVM 中。有关编程说明，请参阅“NVM 编程”。

图 6-12 多 PMIC 配置示例

图 6-13 展示了在执行上电序列之前，处于 INITIALIZE 状态的两个 PMIC 之间的同步。处于 INITIALIZE 状态时，在接收到 ON 请求之前，器件会将 GPIO 保持为低电平。仅当收到 ON 请求时，才会释放 GPIO。驱动 ON 请求的外部信号必须连接到两个器件的 EN/PB/VSENSE 引脚。两个器件都处于 INITIALIZE 状态且这两个器件都收到 ON 请求后，PMIC 就会继续执行上电序列。即使两个器件具有不同的内部启动时间，这项技术也能确保两个器件同时启动上电序列。

图 6-13 上电前同步

图 6-14 展示了上电序列期间两个 PMIC 之间的同步。两个 PMIC 之间连接了一个开漏 GPIO，用作指示器，指明器件的序列时隙已完成。在每个序列时隙的开头，两个 PMIC 都会下拉此 GPIO。器件时隙计时器到期且该时隙的所有电源轨都达到 UV 阈值后，GPIO 释放为高电平。当两个 PMIC 都释放了 GPIO 时，组合 GPIO 变为高电平。两个器件都将 GPIO 引脚设置为高电平之后，两个 PMIC 会进入下一个序列时隙。两个 PMIC 总是同时处于相同的序列时隙中。

图 6-14 上电序列期间的同步

图 6-15 展示了从运行模式切换到待机模式时两个 PMIC 之间的同步情况。在运行或待机模式下，GPIO 默认状态为高电平。当器件想要更改状态时，它会在特定的低电平持续时间内将 GPIO 设置为低电平。低电平持续时间决定了请求的类型。对于 STANDBY/ACTIVE 请求，GPIO 设置为低电平大约 38µs 至 52µs，对于 OFF 请求，设置为大约 180µs 至 243µs。通过选择合适的时间，考虑到时钟变化和相邻请求之间的时间间隔，确保器件始终看到相同的状态转换。当 GPIO 为低电平时，器件会计算它保持低电平的时间。在 GPIO 上升沿，器件根据低电平持续时间开始状态转换。如果 GPIO 保持低电平的时间超过超时持续时间，则表示 GPIO 发生故障，器件转换为 INITIALIZE 状态。

图 6-15 转换到待机/OFF 请求/冷复位前同步

图 6-16 展示了断电序列期间两个 PMIC 之间的同步。断电序列以类似的方式运行。如果为电源轨启用了有源放电，则序列时隙会延长，直至电源轨放电至低于 SCG 阈值，除非发生时隙超时或设置寄存器字段 BYPASS_RAILS_DISCHA RGED_CHECK。如果对当前时隙中的所有电源轨禁用放电，则实际时隙时间仅基于所选时隙持续时间。时隙持续时间结束且具有有源放电功能的电源轨放电后，器件会将 GPIO 设置为高电平。所有器件将 GPIO 始终为高电平之后，它们就会进入下一个断电步骤。

图 6-16 断电序列期间的同步

图 6-17 展示了两个 PMIC 之间的超时同步。如果输出电源轨发生故障，则不会释放 GPIO。超时后，器件进入“超时同步”状态，并等待 3ms，然后再将 GPIO 设置为高电平。组合 GPIO 变为高电平之后，两个器件开始执行断电序列。例如：如果 PMIC A 的 BUCK1 短路至 GND，则在时隙持续时间结束后，稳压器不会达到 UV，并且不会释放 GPIO。如果时隙 1 持续时间为 10ms，且 PMIC A 速度快 10%，则只需 9ms 就会超时。超时后，器件进入超时同步状态，此时 GPIO 在 3ms 后设置为高电平。PMIC B 电源轨正常斜升，但由于 BUCK1 上出现故障，最初不会检测到 PMIC A 的 GPIO 上出现高电平状态。PMIC B 也会进入超时同步状态，并在 3ms 后将 GPIO 设置为高电平。在 PMIC B 超时同步后，组合 GPIO 为高电平且两个 PMIC 开始一起断电。

图 6-17 超时同步