ZHCSR20A November   2023  – June 2024 TPS6522005-EP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  系统控制阈值
    6. 5.6  BUCK1 转换器
    7. 5.7  BUCK2、BUCK3 转换器
    8. 5.8  通用 LDO（LDO1、LDO2）
    9. 5.9  通用 LDO（LDO3、LDO4）
    10. 5.10 GPIO 和多功能引脚（EN/PB/VSENSE、nRSTOUT、nINT、GPO1、GPO2、GPIO、MODE/RESET、MODE/STBY、VSEL_SD/VSEL_DDR）
    11. 5.11 电压和温度监测器
    12. 5.12 I2C 接口
    13. 5.13 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  上电时序
      2. 6.3.2  下电时序
      3. 6.3.3  按钮和使能输入 (EN/PB/VSENSE)
      4. 6.3.4  复位到 SoC (nRSTOUT)
      5. 6.3.5  降压转换器（Buck1、Buck2 和 Buck3）
        1. 6.3.5.1 双随机展频 (DRSS)
      6. 6.3.6  线性稳压器（LDO1 至 LDO4）
      7. 6.3.7  中断引脚 (nINT)
      8. 6.3.8  PWM/PFM 和低功耗模式 (MODE/STBY)
      9. 6.3.9  PWM/PFM 和复位 (MODE/RESET)
      10. 6.3.10 电压选择引脚 (VSEL_SD/VSEL_DDR)
      11. 6.3.11 通用输入或输出（GPO1、GPO2 和 GPIO）
      12. 6.3.12 与 I2C 兼容的接口
        1. 6.3.12.1 数据有效性
        2. 6.3.12.2 启动和停止条件
        3. 6.3.12.3 传输数据
    4. 6.4 器件功能模式
      1. 6.4.1 运行模式
        1. 6.4.1.1 OFF 状态
        2. 6.4.1.2 INITIALIZE 状态
        3. 6.4.1.3 运行状态
        4. 6.4.1.4 STBY 状态
        5. 6.4.1.5 故障处理
    5. 6.5 多 PMIC 运行
    6. 6.6 NVM 编程
      1. 6.6.1 TPS6522005-EP 默认 NVM 设置
      2. 6.6.2 初始化状态下的 NVM 编程
      3. 6.6.3 运行状态下的 NVM 编程
    7. 6.7 用户寄存器
    8. 6.8 器件寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 典型应用示例
      2. 7.2.2 设计要求
      3. 7.2.3 详细设计过程
        1. 7.2.3.1 Buck1、Buck2、Buck3 设计过程
        2. 7.2.3.2 LDO1、LDO2 设计过程
        3. 7.2.3.3 LDO3、LDO4 设计过程
        4. 7.2.3.4 VSYS、VDD1P8
        5. 7.2.3.5 数字信号设计过程
      4. 7.2.4 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 接收文档更新通知
    2. 8.2 支持资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.10 GPIO 和多功能引脚（EN/PB/VSENSE、nRSTOUT、nINT、GPO1、GPO2、GPIO、MODE/RESET、MODE/STBY、VSEL_SD/VSEL_DDR）

在自然通风条件下的工作温度范围内测得（除非另有说明）
POS 参数 测试条件 最小值 典型值 最大值 单位
电气特性
9.1.1 VOL 低电平输出电压（开漏） VIO = 3.6V，IOL = 2mA，GPO1，GPO2，GPIO，nRSTOUT，nINT 0.40 V
9.1.2 VIL 低电平输入电压 EN/PB、MODE/STBY、MODE/RESET 和 VSEL_SD/VSEL_DDR、GPIO 0.4 V
9.1.3 VIH 高电平输入电压 EN/PB、MODE/STBY、MODE/RESET 和 VSEL_SD/VSEL_DDR、GPIO 1.26 V
9.1.4 VVSENSE VSENSE 比较器阈值 (EN/PB/VSENSE) 1.08 1.20 1.32 V
9.1.5 VVSENSE_HYS VSENSE 比较器迟滞 (EN/PB/VSENSE) 8 30 55 mV
9.1.6 ILKG 输入漏电流（GPIO、EN/PB/VSENSE、MODE/STBY、MODE/RESET、VSEL_SD/VSEL/DDR） VIN = 3.3V 1.0 μA
9.1.7 CIN 内部输入引脚电容（GPIO、EN/PB/VSENSE、MODE/STBY、MODE/RESET、VSEL_SD/VSEL/DDR） 10 pF
9.1.8 IPD 下拉电流，在施加 VSYS 后 100µs 可用 在引脚 GPO1、GPO2、GPIO、MODE/STBY、MODE/RESET、VSEL_SD/VSEL_DDR、nINT、nRSTOUT 上 18 25 35 nA
9.1.9 ILKG_VSYS_ONLY 当 VSYS 存在但数字电源 VDD1P8 不存在时的引脚漏电流 仅限 SDA 1 μA
9.1.10 VPIN_VSYS_ONLY 当 VSYS 存在但数字电源 VDD1P8 不存在时的引脚电压 GPO1、GPO2、GPIO、nRSTOUT、nINT、IOL = 2mA 0.4 V
时序要求
9.2.1a tFALL 输出缓冲器下降时间（90% 至 10%） GPO1、GPO2、GPIO、nRSTOUT、nINT、COUT = 10pF 50 ns
9.2.1b tRISE GPIO 输出缓冲器上升时间（10% 至 90%） GPIO，适用于多 PMIC 配置 5 μs
9.2.1.1 tDLY_FALL 输出缓冲器下降延时时间
（从输入超过 50% 至输出超过 50%）		 COUT = 10pF 50 ns
9.2.2.1 tDLY_RISE 开漏输出缓冲器上升延时时间
（数字输入到输出超过 50%）		 COUT = 10pF，RPU=1k（外部上拉电阻），VIO = 1.8V 300 ns
9.2.2.3 FLT_HIGHDuration 数字为测试分配的时间，以了解引脚是否可在内部拉至高电平 COUT = 10pF 15 μs
9.2.2.4 FLT_LOWDuration 数字为测试分配的时间，以了解引脚是否可在内部拉至低电平 COUT = 10pF 15 μs
9.2.2a tPB_ON_SLOW EN/PB/VSENSE，等待时间 PB，ON 请求，慢速 PB，下降沿 540 600 660 ms
9.2.2b tPB_ON_FAST EN/PB/VSENSE，等待时间 PB，ON 请求，快速 PB，下降沿 180 200 220 ms
9.2.3 tPB_OFF EN/PB/VSENSE，等待时间 PB，OFF 请求 PB，下降沿 7.2 8.0 8.8 s
9.2.4 tPB_RISE_DEGL EN/PB/VSENSE，抗尖峰脉冲时间 PB，上升沿 PB，上升沿，长按 OFF 请求成功后适用 115 200 275 ms
9.2.5 tPB_INT_DEGL EN/PB/VSENSE，抗尖峰脉冲时间 PB，上升沿或下降沿 PB，上升沿或下降沿 59 100 137 ms
9.2.6 tDEGL_EN_Rise_Slow EN/PB/VSENSE，抗尖峰脉冲时间 EN 慢速，上升 EN，上升沿 45 50 55 ms
9.2.7 tDEGL_EN_Rise_Fast EN/PB/VSENSE，抗尖峰脉冲时间 EN 快速，上升 EN，上升沿 60 120 150 μs
9.2.8 tDEGL_EN_Fall EN/PB/VSENSE，抗尖峰脉冲时间 EN，下降 EN，下降沿 50 70 93 μs
9.2.9 tDEGL_VSENSE_Rise VSENSE 上升：仅由 VSYSPOR_Rising 和 VSENSE 电压选通 VSENSE，上升沿 不适用
9.2.10 tDEGL_VSENSE_Fall EN/PB/VSENSE，抗尖峰脉冲时间 VSENSE，下降，与快速/慢速设置无关 VSENSE，下降沿 50 70 93 μs
9.2.11 tDEGL_EN/VSENSE_I2C I2C 触发关断后的 EN/VSENSE 下降沿抗尖峰脉冲时间 I2C 先前发出关断请求后的 EN/VSENSE 下降沿（短于 9.2.8） 12.5 25 37.5 μs
9.2.12 tDEGL_RESET MODE/RESET，抗尖峰脉冲时间 RESET RESET，上升沿和下降沿 90 120 150 μs
9.2.13 tDEGL_MFP 抗尖峰脉冲时间 MODE/STBY、MODE/RESET，VSEL_SD/VSEL_DDR 上升沿和下降沿 90 120 150 μs
9.2.14 tDEGL_GPIO 抗尖峰脉冲时间 GPIO 上升沿和下降沿 6.6 15.6 18 μs
9.2.15 tREACTION_ON ON 请求传播延迟（抗尖峰脉冲过后） 包括振荡器启动、采样延迟和反应延迟（不包括抗尖峰脉冲） 75 103 µs
9.2.16 tREACTION_OFF OFF 请求传播延迟（抗尖峰脉冲过后） 包括采样延迟和反应延迟（不包括抗尖峰脉冲） 39 56 73.5 µs
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |