ZHCSQC5C December 2022 – June 2024 TPS7A21-Q1
PRODMIX
压降电压 (VDO) 被定义为在额定输出电流 (IRATED) 下输入电压减去输出电压 (VIN – VOUT),在这种情形下,导通晶体管完全导通。IRATED 是建议运行条件 表中列出的最大 IOUT。导通晶体管处于欧姆区域或三极管区域并充当开关。压降电压间接指定了一个最小输入电压,该电压大于输出电压预计保持稳定的标称编程输出电压。如果输入电压降至低于支持输出调节所需的值,输出电压也会下降。
对于 CMOS 稳压器,压降电压由导通晶体管的漏源导通状态电阻 (RDS(ON)) 决定。因此,如果线性稳压器的工作电流小于额定电流,该电流的压降电压会相应地变化。使用方程式 1 计算器件的 RDS(ON)。