以下列表总结了用于优化 AEF 性能的 PCB 布局和元件放置基本指南。图 9-9 和图 9-10 显示了 TPSF12C3-Q1 电路的推荐布局，尤其是 IC 和小信号元件的优化布局和布线。图 9-11 显示了一个三相四线滤波器电路板设计示例，其中包含 CM 扼流圈、X 电容器、Y 电容器、保护元件（压敏电阻和 X 电容器放电电阻）和 AEF 电路。

• 将检测和注入电容器放置在 CM 扼流圈之间，靠近将注入信号耦合到其他电源线的 X 电容器。避免将元件放置在靠近 CM 扼流圈绕组的位置，否则可能导致与检测和注入电容器的寄生耦合。
• 在高压和低压布线之间保持足够的间隙间距。例如，图 9-11 从电源线（火线和零线）到机箱接地的覆铜间距为 150mil (3.8mm)。
• 使检测线路 S1、S2、S3 和 S4 远离 INJ 线路。避免检测布线和注入布线之间的耦合。
• 在 TPSF12C3-Q1 和滤波器电路板之间使用牢固的接地连接。尽可能地减少从 AEF 电路返回到电路板上机箱接地连接的寄生电感。
• 在靠近 VDD 和 IGND 的位置放置一个陶瓷电容器。尽可能地减小到 VDD 和 IGND 引脚的环路面积。
• 将补偿网络元件放置在靠近 COMP1 和 COMP2 引脚的位置。通过将元件 R_G、C_G1 和 C_G2 放置在靠近 COMP 引脚的位置，降低反馈补偿网络路径的噪声灵敏度。COMP2 是 AEF 放大器的反相输入，代表对噪声敏感的高阻抗节点。
• 提供足够大的 PCB 面积，以实现适当的散热。使用足够的铜面积来实现低的热阻抗。为 TPSF12C3-Q1 提供足够的散热，以将结温保持在 150°C 以下。顶部接地平面是一个重要的散热区域。使用多个散热过孔将 REFGND（引脚 9）和 IGND（引脚 14）连接到其他层上的接地覆铜区。