设计人员必须密切关注 PCB 布局，以便实现 TPSI310x-Q1、TPSI311x-Q1、TPSI312x-Q1 和 TPSI313x-Q1 系列的最佳性能。以下是一些主要的指导准则：

• 组件放置：
  • 将驱动器放置在尽可能靠近功率半导体的位置，以减小 PCB 引线上栅极环路的寄生电感。
  • 在 VDDH 和 VDDM 引脚与 VDDM 和 VSSS 引脚之间靠近器件的位置连接具有低 ESR 和低 ESL 的电容器，以便在导通外部功率晶体管时旁路噪声并支持高峰值电流。
  • 在 VDDP 和 VSSP 引脚之间靠近器件的位置连接具有低 ESR 和低 ESL 的电容器。
  • 更大限度地减小 RESP 引脚上的寄生电容。
• 接地注意事项：
  • 将对晶体管栅极进行充电和放电的高峰值电流限制在最小的物理区域内。该限制可降低环路电感并最大程度地降低晶体管栅极端子上的噪声。栅极驱动器应尽可能靠近晶体管。
  • 在驱动器 VSSS 与 MOSFET 源极或 IGBT 发射极之间建立开尔文连接。如果功率器件没有分离式开尔文源极或发射极，请将 VSSS 引脚尽可能靠近功率器件封装的源极或发射极端子连接，以将栅极环路与高功率开关环路分开。
• EMI 注意事项：

  TPSI310x-Q1、TPSI311x-Q1、TPSI312x-Q1 和 TPSI313x-Q1 系列采用展频调制 (SSM)，在某些系统中不需要考虑额外的系统设计注意事项即可满足 EMI 性能需求。然而，系统设计人员可以选择根据系统要求和系统设计人员的安全偏好采取其他措施来更大限度地降低 EMI。下面列出的措施通过提供从次级侧到初级侧的电容返回路径或通过初级侧的电感元件增加共模环路阻抗来减少辐射。

  • 电感元件：可以将一对具有大约 TBD kΩ 高频阻抗的铁氧体磁珠或共模扼流圈与 VDDP 电源和 VSSP 接地端串联放置。
  • 电容元件：大多数系统设计已经采用分立式 Y 电容器或者在高压域和低压域之间包含一定量的寄生 Y 电容。如果该 Y 电容与 TPSI310x-Q1、TPSI311x-Q1、TPSI312x-Q1 和 TPSI313x-Q1 系列位于同一电路板上，则这些器件将充当电容返回路径。
• 高电压注意事项：
  • 为确保初级侧和次级侧之间的隔离性能，请避免在驱动器器件下方放置任何 PCB 迹线或铜。TI 建议使用 PCB 切口或坡口来防止可能影响隔离性能的污染。
• 散热注意事项：
  • 适当的 PCB 布局有助于将器件产生的热量散发到 PCB，并最大限度地降低结到电路板的热阻抗 (θ_JB)。
  • 如果系统有多个层，TI 还建议通过具有足够尺寸的通孔将 VDDH 和 VSSS 引脚连接到内部接地或电源平面。这些通孔必须靠近 IC 引脚，以更大限度地提高热导率。不过，请记住，不要重叠来自不同高电压平面的迹线或铜。