ZHCSU19 December   2023 TPSI3100

ADVANCE INFORMATION  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较表
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  功率等级
    6. 6.6  绝缘规格
    7. 6.7  安全相关认证
    8. 6.8  安全限值
    9. 6.9  电气特性
    10. 6.10 开关特性
    11. 6.11 绝缘特性曲线
    12. 6.12 典型特性
  8. 参数测量信息
  9. 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 使能状态的传输
      2. 8.3.2 功率传输
      3. 8.3.3 栅极驱动器
      4. 8.3.4 芯片使能 (CE)
      5. 8.3.5 比较器
        1. 8.3.5.1 故障比较器
        2. 8.3.5.2 警报比较器
        3. 8.3.5.3 比较器抗尖峰脉冲
      6. 8.3.6 VDDP、VDDH 和 VDDM 欠压锁定 (UVLO)
      7. 8.3.7 热关断
    4. 8.4 器件操作
    5. 8.5 器件功能模式
  10. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 CDIV1、CDIV2 电容
        2. 9.2.2.2 启动时间和恢复时间
        3. 9.2.2.3 RSHUNT、R1 和 R2 选择
        4. 9.2.2.4 过流故障误差
        5. 9.2.2.5 过流警报误差
        6. 9.2.2.6 VDDP 电容 CVDDP
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 卷带封装信息

封装选项

机械数据 (封装 | 引脚)
  • DVX|16
散热焊盘机械数据 (封装 | 引脚)
订购信息

应用曲线

GUID-20231113-SS0I-NG9V-9Q8S-DLZZJXC5BFDZ-low.svg图 9-2 过流保护的典型时序和行为
  • 在 t0 时:VDRV 被置为高电平,外部 FET 提供负载电流 ILOAD。ILOAD 处于正常工作范围内,低于警报级别设置 5A(标称值)。ALM1_CMP 和 FLT1_CMP 比较器输入电压低于 TPSI3100 的 VREF 设置的比较器阈值 0.3V(标称值)。ALM1FLT1 故障通过外部上拉电阻器上拉至 VDDP 而被置为高电平。
  • 在 t1 时:ILOAD 电流增加并达到 5A(标称值)的警报级别设置。ALM1_CMP 比较器输入电压达到其阈值 0.3V,ALM1 在 tALM_LATENCY 内置为低电平。由于尚未达到 FLT1_CMP 比较器输入阈值,因此 VDRV 仍然被置为高电平。FLT1 仍然通过外部上拉电阻器上拉至 VDDP 而被置为高电平。
  • 在 t2 时:ILOAD 电流增加并达到 10A(标称值)的故障级别设置。FLT1_CMP 比较器输入电压达到其 0.3V 的阈值,VDRV 被快速置为低电平以禁用外部 FET。FLT1 在 tFLT_LATENCY 内置为低电平。由于 ALM1_CMP 比较器输入超过其阈值,因此 ALM1 仍然被置为低电平。
  • 在 t3 时:由于 FET 已关断,因此 ILOAD 被移除。FLT1_CMP 和 ALM1_CMP 比较器输入降至其阈值以下,稳定至 VSSS。VDRV 仍然被置为低电平,使外部 FET 保持关断达 tREC_VDRVFLT1ALM1 分别在 tFLT_LATENCY 和 tALM_LATENCY 内置为高电平,向系统指示故障和警报条件已消除。
  • 在 t4 时:由于 EN 保持高电平,VDRV 再次置为高电平,已经过 tREC_VDRV 时间,故障条件不再存在。外部 FET 启用,在正常工作范围内提供 ILOAD