ZHCSU19 December   2023 TPSI3100

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  功率等级
    6. 6.6  绝缘规格
    7. 6.7  安全相关认证
    8. 6.8  安全限值
    9. 6.9  电气特性
    10. 6.10 开关特性
    11. 6.11 绝缘特性曲线
    12. 6.12 典型特性
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 使能状态的传输
      2. 8.3.2 功率传输
      3. 8.3.3 栅极驱动器
      4. 8.3.4 芯片使能 (CE)
      5. 8.3.5 比较器
        1. 8.3.5.1 故障比较器
        2. 8.3.5.2 警报比较器
        3. 8.3.5.3 比较器抗尖峰脉冲
      6. 8.3.6 VDDP、VDDH 和 VDDM 欠压锁定 (UVLO)
      7. 8.3.7 热关断
    4. 8.4 器件操作
    5. 8.5 器件功能模式
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 CDIV1、CDIV2 电容
        2. 9.2.2.2 启动时间和恢复时间
        3. 9.2.2.3 RSHUNT、R1 和 R2 选择
        4. 9.2.2.4 过流故障误差
        5. 9.2.2.5 过流警报误差
        6. 9.2.2.6 VDDP 电容 CVDDP
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 卷带封装信息

封装选项

机械数据 (封装 | 引脚)
  • DVX|16
散热焊盘机械数据 (封装 | 引脚)
订购信息

5 引脚配置和功能

GUID-20210913-SS0I-1JCS-2HZV-GDX7QXGR6LDV-low.svg图 5-1 TPSI310x 和 TPSI310xLDVX 封装，16 引脚 SSOP（顶视图）
引脚 I/O 类型(1) 说明
编号 名称
1 EN I - 高电平有效驱动器使能。内部 500kΩ 下拉至 VSSP。
2 CE I - 高电平有效输入。当被置为低电平时，禁用器件。不使用时连接至 VDDP。内部 500kΩ 下拉至 VSSP。
3 VSSP - GND 初级侧的接地电源。所有 VSSP 引脚必须连接至初级侧接地端。
4 VDDP - P 初级侧的电源。
5 PGOOD O - 电源正常状态指示器。开漏输出。使用时，需要从外部上拉至 VDDP。不使用时悬空或连接至 VSSP。
6 FLT1 O - 故障 1 指示器。开漏输出。使用时，需要从外部上拉至 VDDP。不使用时悬空或连接至 VSSP。
7 ALM1 O - 警报 1 指示器。开漏输出。使用时，需要从外部上拉至 VDDP。不使用时悬空或连接至 VSSP。
8 VSSP - GND 初级侧的接地电源。所有 VSSP 必须连接至初级侧接地端。
9 VSSS - GND 次级侧的接地电源。所有 VSSS 引脚必须连接至次级侧接地端。
10 RESP O - 与连接至 VSSS 的外部电阻器配合使用，以调整比较器响应时间。不使用时连接至 VSSS。
11 ALM1_CMP I - 模拟比较器输入。当 ALM1_CMP 电压超过内部基准电压时，ALM1 将在 tALM_LATENCY 内被置为低电平。内部 3MΩ 下拉至 VSSS。不使用时连接至 VSSS。
12 FLT1_CMP I - 模拟比较器输入。当 FLT1_CMP 电压超过内部基准电压时，无论 EN 状态如何，VDRV 都会自动置为低电平，并且 FLT1 在 tFLT_LATENCY 内被置为低电平。内部 3MΩ 下拉至 VSSS。不使用时连接至 VSSS。
13 VDDM - P 生成 1/2Vs，标称值为 5V。
14 VSSS - GND 次级侧的接地电源。所有 VSSS 引脚必须连接至次级侧接地端。
15 VDDH - P 生成高电源电压，标称值为 15.8V。
16 VDRV O - 高电平有效驱动器输出。
(1) P = 电源，GND = 接地，NC = 无连接
GUID-20220801-SS0I-4GPR-ZBX8-GPKMDVZS3Z0Q-low.svg图 5-2 TPSI311x 和 TPSI311xLDVX 封装，16 引脚 SSOP（顶视图）
引脚 I/O 类型(1) 说明
编号 名称
1 EN I - 高电平有效驱动器使能。内部 500kΩ 下拉至 VSSP。
2 CE I - 高电平有效输入。当被置为低电平时，禁用器件。不使用时连接至 VDDP。内部 500kΩ 下拉至 VSSP。
3 VSSP - GND 初级侧的接地电源。所有 VSSP 引脚必须连接至初级侧接地端。
4 VDDP - P 初级侧的电源。
5 PGOOD O - 电源正常状态指示器。开漏输出。使用时，需要从外部上拉至 VDDP。不使用时悬空或连接至 VSSP。
6 FLT1 O - 故障 1 指示器。开漏输出。使用时，需要从外部上拉至 VDDP。不使用时悬空或连接至 VSSP。
7 FLT2 O - 故障 2 指示器。开漏输出。使用时，需要从外部上拉至 VDDP。不使用时悬空或连接至 VSSP。
8 VSSP - GND 初级侧的接地电源。所有 VSSP 引脚必须连接至初级侧接地端。
9 VSSS - GND 次级侧的接地电源。所有 VSSS 引脚必须连接至次级侧接地端。
10 RESP O - 与连接至 VSSS 的外部电阻器配合使用，以调整比较器响应时间。不使用时连接至 VSSS。
11 FLT2_CMP I - 模拟比较器输入。当 FLT2_CMP 电压超过内部基准电压时，无论 EN 状态如何，VDRV 都会自动置为低电平，并且 FLT2 在 tFLT_LATENCY 内被置为低电平。内部 3MΩ 下拉至 VSSS。不使用时连接至 VSSS。
12 FLT1_CMP I - 模拟比较器输入。当 FLT1_CMP 电压超过内部基准电压时，无论 EN 状态如何，VDRV 都会自动置为低电平，并且 FLT1 在 tFLT_LATENCY 内被置为低电平。内部 3MΩ 下拉至 VSSS。不使用时连接至 VSSS。
13 VDDM - P 生成 1/2Vs，标称值为 5V。
14 VSSS - GND 次级侧的接地电源。所有 VSSS 引脚必须连接至次级侧接地端。
15 VDDH - P 生成高电源电压，标称值为 15.8V。
16 VDRV O - 高电平有效驱动器输出。
GUID-20220801-SS0I-WQKM-GNCP-CBQQZ8WZ8Z5X-low.svg图 5-3 TPSI312x DVX 封装，16 引脚 SSOP（顶视图）
引脚 I/O 类型(1) 说明
编号 名称
1 EN I - 高电平有效驱动器使能。内部 500kΩ 下拉至 VSSP。
2 CE I - 高电平有效输入。当被置为低电平时，禁用器件。不使用时连接至 VDDP。内部 500kΩ 下拉至 VSSP。
3 VSSP - GND 初级侧的接地电源。所有 VSSP 引脚必须连接至初级侧接地端。
4 VDDP - P 初级侧的电源。
5 PGOOD O - 电源正常状态指示器。开漏输出。使用时，需要从外部上拉至 VDDP。不使用时悬空或连接至 VSSP。
6 ALM1 O - 警报 1 指示器。开漏输出。使用时，需要从外部上拉至 VDDP。不使用时悬空或连接至 VSSP。
7 ALM2 O - 警报 2 指示器。开漏输出。使用时，需要从外部上拉至 VDDP。不使用时悬空或连接至 VSSP。
8 VSSP - GND 初级侧的接地电源。所有 VSSP 引脚必须连接至初级侧接地端。
9 VSSS - GND 次级侧的接地电源。所有 VSSS 引脚必须连接至次级侧接地端。
10 RESP O - 与连接至 VSSS 的外部电阻器配合使用，以调整比较器响应时间。不使用时连接至 VSSS。
11 ALM2_CMP I - 模拟比较器输入。当 ALM2_CMP 电压超过内部基准电压时，ALM2 将在 tALM_LATENCY 内被置为低电平。内部 3MΩ 下拉至 VSSS。不使用时连接至 VSSS。
12 ALM1_CMP I - 模拟比较器输入。当 ALM1_CMP 电压超过内部基准电压时，ALM1 将在 tALM_LATENCY 内被置为低电平。内部 3MΩ 下拉至 VSSS。不使用时连接至 VSSS。
13 VDDM - P 生成 1/2Vs，标称值为 5V。
14 VSSS - GND 次级侧的接地电源。所有 VSSS 引脚必须连接至次级侧接地端。
15 VDDH - P 生成高电源电压，标称值为 15.8V。
16 VDRV O - 高电平有效驱动器输出。
GUID-20210913-SS0I-1JCS-2HZV-GDX7QXGR6LDV-low.svg图 5-4 TPSI313x DVX 封装，16 引脚 SSOP（顶视图）
引脚 I/O 类型(1) 说明
编号 名称
1 EN I - 高电平有效驱动器使能。内部 500kΩ 下拉至 VSSP。
2 CE I - 高电平有效输入。当被置为低电平时，禁用器件。不使用时连接至 VDDP。内部 500kΩ 下拉至 VSSP。
3 VSSP - GND 初级侧的接地电源。所有 VSSP 引脚必须连接至初级侧接地端。
4 VDDP - P 初级侧的电源。
5 PGOOD O - 电源正常状态指示器。开漏输出。使用时，需要从外部上拉至 VDDP。不使用时悬空或连接至 VSSP。
6 FLT1 O - 故障 1 指示器。开漏输出。使用时，需要从外部上拉至 VDDP。不使用时悬空或连接至 VSSP。
7 ALM1 O - 警报 1 指示器。开漏输出。使用时，需要从外部上拉至 VDDP。不使用时悬空或连接至 VSSP。
8 VSSP - GND 初级侧的接地电源。所有 VSSP 引脚必须连接至初级侧接地端。
9 VSSS - GND 次级侧的接地电源。所有 VSSS 引脚必须连接至次级侧接地端。
10 RESP O - 与连接至 VSSS 的外部电阻器配合使用，以调整比较器响应时间。不使用时连接至 VSSS。
11 ALM1_CMP I - 模拟比较器输入。当 ALM1_CMP 电压超过内部基准电压时，ALM1 将在 tALM_LATENCY 内被置为低电平。内部 3MΩ 下拉至 VSSS。不使用时连接至 VSSS。
12 FLT1_CMP I/O - 模拟比较器输入/输出。当 EN 状态为低电平时，FLT1_CMP 主动拉至低电平。如果 EN 状态为高电平并且 FLT1_CMP 电压超过内部基准电压，则 VDRV 会自动置为低电平，并且 FLT1 在 tFLT_LATENCY 内被置为低电平。内部 3MΩ 下拉至 VSSS。不使用时连接至 VSSS。
13 VDDM - P 生成 1/2Vs，标称值为 5V。
14 VSSS - GND 次级侧的接地电源。所有 VSSS 引脚必须连接至次级侧接地端。
15 VDDH - P 生成高电源电压，标称值为 15.8V。
16 VDRV O - 高电平有效驱动器输出。
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |