5 引脚配置和功能

图 5-1 22 引脚 B3QFNRDF 封装（顶视图）

表 5-1 引脚功能

引脚		类型⁽¹⁾	说明
编号	名称	类型⁽¹⁾	说明
1、18	VIN1、VIN2	P	输入电源电压。将输入电源连接到这些引脚。连接这些引脚和 PGND 层之间靠近器件的输入电容器。
2	RBOOT	I	外部自举电阻器连接。RBOOT 与 CBOOT 结合使用可有效降低内部串联自举电阻值，从而在必要时调整开关节点压摆率。RBOOT 和 CBOOT 之间可以连接 0Ω 至 500Ω 的电阻。0Ω 电阻具有最快的压摆率和最高的效率。100Ω 的值可在效率和 EMI 之间实现良好的平衡。保持断开可将压摆率设置为 20ns，由于这会增加自发热，因此 TI 不建议这样做。
3	CBOOT	O	内部高侧栅极驱动器的自动加载 (bootstrap) 引脚。一个 100nF 自举电容器在内部从此引脚连接至模块内的 SW，以提供自举电压。CBOOT 与 RBOOT 结合使用可有效降低内部串联自举电阻值，从而在必要时调整开关节点压摆率。
4	SW	O	开关节点。请勿在此引脚上放置任何外部元件或连接到任何信号。必须将此引脚上的覆铜量保持在最小，以防止出现噪声和 EMI 问题。
5	VLDOIN	P	输入偏置电压。为内部控制电路供电的内部 LDO 的输入。连接到输出电压点以提高效率。将一个可选的优质 0.1µF 至 1µF 电容器从该引脚接地，以提高抗噪性。如果输出电压高于 12V，则将该引脚接地。
6	VCC	P	内部 LDO 输出。用作内部控制电路的电源。不要连接至任何外部负载。一个 1μF 电容器在内部从 VCC 连接到 AGND。
7、11、21、 22	AGND	G	模拟地。内部基准和逻辑的零电压基准。所有电气参数都是相对于这个引脚测量的。这些引脚必须连接到 PGND。有关建议的布局，请参阅节 8.4.2布局示例。
8	FB	I	反馈输入。将反馈电阻分压器的中点连接到此引脚。将反馈分压器的上部电阻器 (R_FBT) 连接到所需调节点的 V_OUT。将反馈分压器的下部电阻器 (R_FBB) 连接至 AGND。请勿保持悬空或接地。
9、10	VOUT1、VOUT2	P	输出电压。这些引脚连接到内部降压电感器。将这些引脚连接到输出负载，并在这些引脚和 PGND 之间连接外部输出电容器。
12	RT	I	频率设置引脚，用于通过在 RT 至 AGND 之间放置一个外部电阻器来在 200kHz 和 2.2MHz 之间设置开关频率。对于 400kHz，应连接到 VCC。对于 2.2MHz，应接地。请勿保持悬空。
13	PG	O	开漏电源正常状态监控器输出，如果 FB 电压不在指定窗口阈值范围内，该输出将置为低电平。需要一个 10kΩ 至 100kΩ 的上拉电阻来上拉至合适的电压。如不使用，则 PG 既可以保持悬空状态，也可以连接到 GND。
14	SPSP	I	连接至 VCC 或通过电阻器接地以启用展频。连接至 GND 以禁用展频。如果使用展频，VCC 连接会关闭展频频率校正，而接地电阻器 (10kΩ - 30kΩ) 会调整频率校正以降低输出电压纹波。请勿将该引脚悬空。
15	SYNC/MODE	I	该引脚控制器件的运行模式。模式包括自动模式（自动 PFM/PWM 运行）、强制脉宽调制 (FPWM) 以及与外部时钟的同步。时钟在所应用外部时钟的上升沿触发。在 FPWM 模式下拉至低电平可启用 PFM 运行，拉至高电平可启用 FPWM，或连接到时钟以与外部频率同步。请勿将该引脚悬空。与外部时钟同步时，使用 RT 引脚将内部频率设置为接近同步频率，以避免外部时钟开启和关闭时产生干扰
16	NC	—	无连接。连接到 GND 或保持悬空。
17	EN	I	稳压器的精密使能输入。高电平 = 开启，低电平 = 关闭。可连接至 VIN。精密使能允许将该引脚用作可调节 UVLO。不能悬空
19、20	PGND	G	电源接地。这是此器件功率级的电流回流路径。将这些焊盘连接到输入电源回路、负载回路以及与 VIN 和 VOUT 引脚关联的电容器。有关建议的布局，请参阅节 8.4.2布局示例。

(1) P = 电源，G = 接地，I = 输入，O = 输出