ZHCSWK4B June 2024 – November 2024 TUSB2E221
PRODMIX
最小值 | 标称值 | 最大值 | 单位 | ||
---|---|---|---|---|---|
I/O 时序 | |||||
t_GPIO_PW | INT 事件的最小 GPIO 脉冲宽度 | 8 | µs | ||
复位时序 | |||||
t_VDD1V8_RAMP | VDD1V8 达到最小值 1.62V 的斜坡时间 | 2 | ms | ||
t_VDD3V3_RAMP | VDD3V3 达到最小值 3.0V 的斜坡时间 | 2 | ms | ||
t_su_CROSS | RESETB 置为无效时对 CROSS 采样的建立时间 | 0 | ms | ||
t_hd_CROSS | RESETB 置为无效时 CROSS 采样的保持时间 | 3 | ms | ||
t_aRESETB | RESETB 置为低电平以在通电时完成复位的持续时间 | 10 | µs | ||
t_RH_READY | 器件准备好接受 RAP 和 I2C 请求以及 eUSB2 接口在 RESETB 置为无效或(VDD1V8 和 VDD3V3)达到建议的最低电压(以较晚者为准)后准备就绪的时间 | 3 | ms | ||
t_RS_READY | 器件准备好接受 RAP 和 I2C 请求以及通过 I2C 进行软复位后 eUSB2 接口准备就绪的时间 | 350 | µs | ||
中继器时序 | |||||
TJ1E | 当两个中继器中的一个禁用时,eUSB2 至 USB 2.0 的总附加抖动(输出抖动 - 输入抖动)。(还必须包含所有完整的 SOP 位并使用 eUSB2 TX 上升/下降时间偏差和对内传播延迟偏差进行测量,请参阅 VCM_RX_AC)[RX EQ 禁用,TX PE 禁用,VOD 标称设置且无输入或输出通道]。出口设置图 | 25 | 42 | ps | |
TJ1I | 当两个中继器中的一个禁用时,USB 至 eUSB2 的总附加抖动(输出抖动 - 输入抖动)。[RX EQ 禁用,TX PE 禁用,VOD 标称设置且无输入或输出通道]。入口设置图 | 25 | 42 | ps | |
TJ2E | 当两个中继器都处于活动状态时,eUSB2 至 USB 的总附加抖动(输出抖动 - 输入抖动)。[RX EQ 禁用,TX PE 禁用,VOD 标称设置且无输入或输出通道] | 60 | ps | ||
TJ2I | 当两个中继器都处于活动状态时,USB 至 eUSB2 的总附加抖动(输出抖动 - 输入抖动)。[RX EQ 禁用,TX PE 禁用,VOD 标称设置且无输入或输出通道] | 60 | ps | ||
Te_to_U_DJ1 |
eUSB2 至 USB 2.0 中继器 FS 抖动至下一次转换(根据针对电源和 GND 差值的 eUSB2 规格 1.1 表 7-13 注释 1 和 2 条件(1)) | -6.0 |
+6.0 |
ns | |
TU_to_e_DJ1 |
USB 2.0 至 eUSB2 中继器 FS 抖动至下一次转换(根据针对电源和 GND 差值的 eUSB2 规格 1.1 表 7-13 注释 1 和 2 条件(1)) | -3.0 |
+3.0 |
ns | |
TDJ2_e2U |
eUSB2 至 USB 2.0 方向的中继器 FS 配对转换抖动(相对于 USB 2.0 +/- 1ns 定义的 THDJ2 而言已放宽) | -1.5 |
+1.5 |
ns | |
TDJ2_U2e |
USB 2.0 至 eUSB2 方向的中继器 FS 配对转换抖动(相对于 USB 2.0 +/- 1ns 定义的 THDJ2 而言已放宽) | -1.5 |
+1.5 |
ns | |
模式时序 | |||||
TMODE_SWITCH | 从 UART 旁路模式更改为 USB 模式或反向更改所需的时间 | 1 | µs | ||
TUART_START | 进入 UART 旁路模式后开始传输 UART 数据所需的时间 | 2 | ms | ||
I2C (FM+) | |||||
tSU_STA | 开始建立时间,SCL(Tr=72ns 至 120ns),SDA(Tf=6.5ns 至 81.5ns),1MHz FM+ | 260 | ns | ||
tSU_STO | 停止建立时间,SCL(Tr = 72ns 至 120ns),SDA(Tf = 6.5ns 至 81.5ns),1MHz FM+ | 260 | ns | ||
tHD_STA | 开始保持时间,SCL(Tr = 72ns 至 120ns),SDA(Tf= 6.5ns 至 81.5ns),1MHz FM+ | 260 | ns | ||
tSU_DAT | 数据输入或错误开始/停止,建立时间,SCL(Tr = 72ns 至 120ns),SDA(Tf = 6.5ns 至 81.5ns),1MHz FM+ | 50 | ns | ||
tHD_DAT | 数据输入或错误开始/停止,保持时间,SCL(Tr = 72ns 至 120ns),SDA(Tf = 6.5ns 至 81.5ns),1MHz FM+ | 0 | ns | ||
tVD_DAT,tVD_ACK | SDA 输出延迟,SCL(Tr = 72ns 至 120ns),SDA(Tf = 6.5ns 至 81.5ns),1MHz FM+ | 20 | 450 | ns | |
tHD_DAT_SL | 器件传输数据时的数据保持时间 | 6.67 | ns | ||
tSP | 抑制干扰宽度 | 50 | 91 | ns | |
tBUF | STOP 和 START 条件之间的总线空闲时间(器件必须承受的主机最小规格) | 0.5 | µs | ||
tLOW | SCL 时钟的低电平周期(器件必须承受的主机最小规格) | 0.5 | µs | ||
tHIGH | SCL 时钟的高电平周期(器件必须承受的主机最小规格) | 0.26 | µs | ||
I2C (FM) | |||||
tSU_STO | 停止建立时间,SCL(Tr = 180ns 至 300ns),SDA(Tf = 6.5ns 至 106.5ns),400kHz FM | 600 | ns | ||
tHD_STA | 开始保持时间,SCL(Tr = 180ns 至 300ns),SDA(Tf = 6.5ns 至 106.5ns),400kHz FM | 600 | ns | ||
tSU_STA | 开始建立时间,SCL(Tr = 180ns 至 300ns),SDA(Tf = 6.5ns 至 106.5ns),400kHz FM | 600 | ns | ||
tSU_DAT | 数据输入或错误开始/停止,建立时间,SCL(Tr = 180ns 至 300ns),SDA(Tf = 6.5ns 至 106.5ns),400kHz FM | 100 | ns | ||
tHD_DAT | 数据输入或错误开始/停止,保持时间,SCL(Tr = 180ns 至 300ns),SDA(Tf= 6.5ns 至 106.5ns),400kHz FM | 0 | ns | ||
tVD_DAT,tVD_ACK | SDA 输出延迟,SCL(Tr = 180ns 至 300ns),SDA(Tf = 6.5ns 至 106.5ns),400kHz FM | 20 | 900 | ns | |
tHD_DAT_SL | 器件传输数据时的数据保持时间 | 13.5 | ns | ||
tSP | 抑制干扰宽度 | 50 | 91 | ns | |
tBUF | STOP 和 START 条件之间的总线空闲时间(器件必须承受的主机最小规格) | 1.3 | µs | ||
tLOW | SCL 时钟的低电平周期(器件必须承受的主机最小规格) | 1.3 | µs | ||
tHIGH | SCL 时钟的高电平周期(器件必须承受的主机最小规格) | 0.6 | µs | ||
I2C (STD) | |||||
tSU_STO | 停止建立时间,SCL(Tr = 600ns 至 1000ns),SDA(Tf = 6.5ns 至 106.5ns),100kHz STD | 4 | µs | ||
tHD_STA | 开始保持时间,SCL(Tr = 600ns 至 1000ns),SDA(Tf = 6.5ns 至 106.5ns),100kHz STD | 4 | µs | ||
tSU_STA | 开始建立时间,SCL(Tr = 600ns 至 1000ns),SDA(Tf = 6.5ns 至 106.5ns),100kHz STD | 4.7 | µs | ||
tSU_DAT | 数据输入或错误开始/停止,建立时间,SCL(Tr = 600ns 至 1000ns),SDA(Tf = 6.5ns 至 106.5ns),100kHz STD | 250 | ns | ||
tHD_DAT | 数据输入或错误开始/停止,保持时间,SCL(Tr = 600ns 至 1000ns),SDA(Tf= 6.5ns 至 106.5ns),100kHz STD | 5 | µs | ||
tVD_DAT,tVD_ACK | SDA 输出延迟,SCL(Tr = 600ns 至 1000ns),SDA(Tf = 6.5ns 至 106.5ns),100kHz STD | 3.45 | µs | ||
tHD_DAT_SL | 器件传输数据时的数据保持时间 | 13.5 | ns | ||
tSP | 抑制干扰宽度 | 50 | 91 | ns | |
tBUF | STOP 和 START 条件之间的总线空闲时间(器件必须承受的主机最小规格) | 4.7 | µs | ||
tLOW | SCL 时钟的低电平周期(器件必须承受的主机最小规格) | 4.7 | µs | ||
tHIGH | SCL 时钟的高电平周期(器件必须承受的主机最小规格) | 4.0 | µs |