ZHCSXC1 November   2024 TUSB5461-Q1

ADVANCE INFORMATION  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电源特性
    6. 5.6  控制 I/O 直流电气特性
    7. 5.7  USB 和 DP 电气特性
    8. 5.8  时序要求
    9. 5.9  开关特性
    10. 5.10 典型特性
  7.   参数测量信息
  8. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 USB 3.2
      2. 6.3.2 DisplayPort
      3. 6.3.3 四电平输入
      4. 6.3.4 接收器线性均衡
    4. 6.4 器件功能模式
      1. 6.4.1 GPIO 模式下的器件配置
      2. 6.4.2 I2C 模式中的器件配置
      3. 6.4.3 DisplayPort 模式
      4. 6.4.4 线性 EQ 配置
      5. 6.4.5 线性 VOD
      6. 6.4.6 VOD 模式
        1. 6.4.6.1 线性 VOD
        2. 6.4.6.2 限幅 VOD
      7. 6.4.7 发送均衡
      8. 6.4.8 USB3.2 模式
      9. 6.4.9 下行端口自适应均衡
        1. 6.4.9.1 I2C 模式下快速自适应均衡
        2. 6.4.9.2 完全自适应均衡
        3. 6.4.9.3 GPIO 模式 (I2C_EN = F) 下完全自适应均衡
    5. 6.5 编程
      1. 6.5.1 模式转换
      2. 6.5.2 伪代码示例
        1. 6.5.2.1 具有线性转接驱动器模式的快速 AEQ
        2. 6.5.2.2 具有限幅转接驱动器模式的快速 AEQ
        3. 6.5.2.3 具有线性转接驱动器模式的完全 AEQ
        4. 6.5.2.4 具有限幅转接驱动器模式的完全 AEQ
      3. 6.5.3 TUSB5461-Q1 I2C 地址选项
      4. 6.5.4 TUSB5461-Q1 I2C 目标行为
  9. 寄存器映射
    1. 7.1 TUSB5461-Q1 寄存器
  10. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 USB 和 DP 上行端口(USB 主机/DP GPU 到 USB-C 插座)配置
        2. 8.2.2.2 USB 下行端口(USB-C 插座到 USB 主机)配置
          1. 8.2.2.2.1 固定均衡
          2. 8.2.2.2.2 快速自适应均衡
          3. 8.2.2.2.3 完全自适应均衡
        3. 8.2.2.3 ESD 保护
      3. 8.2.3 应用曲线
    3. 8.3 系统示例
      1. 8.3.1 仅 USB 3.1
      2. 8.3.2 USB 3.1 和 2 通道 DisplayPort 模式
      3. 8.3.3 仅 DisplayPort
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  11. 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  12. 10修订历史记录
  13. 11机械、封装和可订购信息
    1. 11.1 卷带包装信息
    2. 11.2 机械数据

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

时序要求

最小值 标称值 最大值 单位
USB3.2
tIDLEEntry 从 U0 到电气空闲的延迟 请参阅 图 6-4 10 ns
tIDELExit_U1 U1 退出时间:电气空闲中断到传输 LFPS 请参阅 图 6-4 6 ns
tIDLEExit_U2U3 U2/U3 退出时间:电气空闲中断到传输 LFPS 请参阅 图 6-4 10 µs
tRXDET_INTVL 在断开期间的 RX 检测间隔 12 ms
tIDLEExit_DISC 断开退出时间 10 µs
tExit_SHTDN 关断退出时间 1 ms
tAEQ_FULL_DONE 在完全完整 AEQ 模式下运行时获得最佳 EQ 设置的最长时间。 300 µs
tAEQ_FAST_DONE 在快速 AEQ 模式下运行时确定适当 EQ 设置的最长时间。 60 µs
tDIFF_DLY 差分传播延迟 请参阅 图 6-3 300 ps
tR,tF 输出上升/下降时间 在距输出引脚 1.7 英寸处测得的差分电压的 20% 至 80%;请参阅 图 6-5 40 ps
tRF_MM 输出上升/下降时间不匹配 在距输出引脚 1.7 英寸处测得的差分电压的 20% 至 80% 2.6 ps
上电
tD_PG VCC(min) 至内部电源正常状态置为高电平有效 请参阅 图 6-10 25 ms
tCFG_SU CFG(1) 引脚建立(2) 请参阅 图 6-10 250 µs
tCFG_HD CFG(1) 引脚保持 请参阅 图 6-10 10 µs
tCTL_DB CTL[1:0] 和 FLIP 引脚去抖 请参阅 图 6-10 16 ms
以下引脚包括 CFG 引脚:  I2C_EN、EQ[1:0]、SSEQ[1:0] 和 DPEQ[1:0]。
当 VCC 为最小值时,建议使 CFG 引脚保持稳定。